MC100EP35DTR2G

MC100EP35DTR2G图片1
MC100EP35DTR2G图片2
MC100EP35DTR2G图片3
MC100EP35DTR2G图片4
MC100EP35DTR2G图片5
MC100EP35DTR2G图片6
MC100EP35DTR2G图片7
MC100EP35DTR2G图片8
MC100EP35DTR2G图片9
MC100EP35DTR2G图片10
MC100EP35DTR2G概述

3.3V / 5V ECL JK触发器 3.3V / 5V ECL JK Flip−Flop

The MC10EP35 is a higher speed/low voltage version of the EL35 JK flip flop. The JK data enters the master portion of the flip flop when the clock is LOW and is transferred to the slave, and thus the outputs, upon a positive transition of the clock. The reset pin is asynchronous and is activated with a logic HIGH.The 100 Series contains temperature compensation.

Features

---

 |

.
410 ps Propagation Delay
.
Maximum Frequency > 3 GHz Typical
.
PECL Mode Operatio Range: VCC = 3.0 V to 5.5 V with VEE = 0 V
.
NECL Mode Operating Range: VCC = 0 V with VEE = -3.0V to -5.5V
.
Open Input Default State
.
Q Output will default LOW with inputs open or at VEE
.
Pb-Free Packages are Available
MC100EP35DTR2G中文资料参数规格
技术参数

电源电压DC 5.00 V

无卤素状态 Halogen Free

电路数 1

时钟频率 3 GHz

位数 1

极性 Non-Inverting, Inverting

工作温度Max 85 ℃

工作温度Min -40 ℃

电源电压Max 5.5V, 5.5V

封装参数

安装方式 Surface Mount

引脚数 8

封装 TSSOP-8

外形尺寸

封装 TSSOP-8

物理参数

工作温度 -40℃ ~ 85℃ TA

其他

产品生命周期 Active

包装方式 Tape & Reel TR

制造应用 Using ECL Logic technologies for reducing system clock skew over the alternative CMOS and TTL technologies.

符合标准

RoHS标准 RoHS Compliant

含铅标准 Lead Free

海关信息

ECCN代码 EAR99

数据手册

MC100EP35DTR2G引脚图与封装图
MC100EP35DTR2G引脚图
MC100EP35DTR2G封装图
MC100EP35DTR2G封装焊盘图
在线购买MC100EP35DTR2G
型号: MC100EP35DTR2G
描述:3.3V / 5V ECL JK触发器 3.3V / 5V ECL JK Flip−Flop
替代型号MC100EP35DTR2G
型号/品牌 代替类型 替代型号对比

MC100EP35DTR2G

ON Semiconductor 安森美

当前型号

当前型号

MC100LVEL51DTG

安森美

类似代替

MC100EP35DTR2G和MC100LVEL51DTG的区别

MC10EP35DTR2G

安森美

类似代替

MC100EP35DTR2G和MC10EP35DTR2G的区别

锐单商城 - 一站式电子元器件采购平台