72兆位的DDR II + SRAM 2字突发架构( 2.0周期读延迟) 72-Mbit DDR II+ SRAM 2-Word Burst Architecture 2.0 Cycle Read Latency
SRAM - 同步,DDR II+ 存储器 IC 72Mb(2M x 36) 并联 450 MHz 165-FBGA(13x15)
得捷:
IC SRAM 72MBIT PARALLEL 165FBGA
贸泽:
静态随机存取存储器 72MB 2Mx36 1.8v 450MHz 静态随机存取存储器
艾睿:
SRAM Chip Sync Single 1.8V 72M-Bit 2M x 36 0.45ns 165-Pin FBGA