CY7C12501KV18-400BZC

36兆位的DDR II + SRAM 2字突发架构（ 2.0周期读延迟） 36-Mbit DDR II+ SRAM 2-Word Burst Architecture 2.0 Cycle Read Latency

SRAM - 同步，DDR II+ 存储器 IC 36Mb（1M x 36） 并联 400 MHz 165-FBGA（13x15）

立创商城:
CY7C12501KV18-400BZC

贸泽:
静态随机存取存储器 1Mb x 36 400 MHz Sync 静态随机存取存储器

艾睿:
SRAM Chip Sync Single 1.8V 36M-Bit 1M x 36 0.45ns 165-Pin FBGA Tray

Chip1Stop:
SRAM Chip Sync Single 1.8V 36M-Bit 1M x 36 0.45ns 165-Pin FBGA Tray

Win Source:
36-Mbit DDR II+ SRAM 2-Word Burst Architecture 2.0 Cycle Read Latency