资讯详情

机组练习题

一. 单选题(共30题，77题.5分）

  1. 32位微机是指计算机使用的CPU（ B ）。 A.有32位寄存器 B. 同时处理32位二进制数 C. 有32个寄存器 D. 能处理32个字符

  2. 到目前为止，计算机中所有信息仍以二进制的形式表示的原因是（ C ）。 A. 节约元器件 B. 运算速度快 C. 由物理器件的性能决定 D. 信息处理方便

3.计算机中（ B ）负责指示译码。 A.算术逻辑单元 B. 控制单元 C. 存储器译码电路 D. 输入输出译码电路

  1. 存储执行指令的寄存器是（ D ）。 A. MAR B. PC C. MDR D. IR

  2. 存储下一个指令的寄存器是（ B ）。 A. MAR B. PC C. MDR D. IR

  3. 完整的计算机系统包括（ D ）。 A. 操作员、存储器、控制器 B. 外部设备和主机 C. 主机和应用程序 D. 支持硬件设备和软件系统

  4. 关于编译程序和解释程序，以下说法是错误的（ C ）。 A. 编译程序和解释程序的作用是将高级语言程序转换为机器语言程序 B. 编译程序编译时间长，运行速度快 C. 解释程序方法简单，操作速度快 D. 解释程序将源程序翻译成机器语言，翻译一个语句后立即执行

  5. 将高级语言源程序转换为机器级目标代码文件的程序是（ C ）。 A. 汇编程序 B. 链接程序 C. 编译程序 D. 解释程序

  6. 计算机系统的层次结构可分为六层，层次之间的依赖关系是（ B ）。 A. 上下层无关 B. 上层扩展下层的功能，下层是上层的基础。 C. 上层对下层有扩展作用，下层对上层有限制作用 D.上下关系是相互依存、不可分割的

  7. 在以下选项中，浮点数操作速度指标的描述是（ D ）。 A. MIPS B. CPI C. IPC D. MFLOPS

  8. 关于CPU主频、CPI、MIPS、MFLOPS，正确的说法是（ D ）。 A. CPU主频是指CPU系统执行指令的频率，CPI是指令平均使用的频率 B.CPI平均执行指令CPU时钟的数量，MIPS描述一条CPU平均使用指令CPU时钟数 C. MIPS是描述CPU执行指令的频率，MFLOPS是计算机系统的浮点数指令 D. CPU主频指CPU时钟脉冲频率，CPI是指令的平均使用CPU时钟数

  9. 在下面的说法中，错误是错误的（ C ）。 A. 计算机的机器字长是指数据运算的基本单位长度 B.由触发器组成的寄存器 C.计算机中一个字的长度是32位 D. 磁盘可以永久存储数据和程序

  10. CPU的CPI与下列（ A ）因素无关。 A. 时钟频率 B. 系统结构 C. 指令集 D. 计算机组织

  11. 以下关于兼容的叙述是正确的（ C ）。 A. 指计算机软件与硬件的通用性，通常存在于同一系列不同型号的计算机之间 B. 指计算机软件或硬件的通用性，即它们可以在任何计算机之间使用 C. 指计算机软件或硬件的通用性，通常在同一系列不同型号的计算机之间使用 D.软件可以在不同系列的计算机中使用，而硬件不能使用

在以下选项中，缩短程序执行时间的措施是（ D ）。 Ⅰ提高CPU时钟频率 Ⅱ优化数据通路结构 Ⅲ编译和优化程序 A. 仅Ⅰ、Ⅱ B. 仅Ⅰ、Ⅲ C. 仅Ⅱ、Ⅲ D. Ⅰ、Ⅱ、Ⅲ

  1. 一个 C 一个语言程序 32 三个变量在程序中定义。 x 、 y 和 z ，其中 x 和 z 为 int 型， y 为 short 型。当 x=127 ， y=-9 时，执行赋值语句 z=x y 后， x 、 y 和 z 的值分别是（ D ） A. x=0000007FH ， y=FFF9H ， z=00000076H B. x=0000007FH ， y=FFF9H ， z=FFFF0076H C. 0000007FH ， y=FFF7H ， z=FFFF0076H D. x=0000007FH ， y=FFF7H ， z=00000076H

  2. 浮点数加减操作过程一般包括对阶、尾数操作、规格化、舍入和溢出判断。浮点数的阶码和尾数用补码表示，位数分别为 5 位和 7 位（均含 2 位符号位)。如果有两个数字。 X=×29/32 ， Y=×5/8 ，用浮点加法计算 X Y 最终结果是（D）。 A. 00111 1100010 B. 00111 0100010 C. 01000 0010001 D. 发生溢出

在以下选项中，缩短程序执行时间的措施是（ D ）。 Ⅰ ．提高 CPU 时钟频率 Ⅱ 优化数据通路结构 Ⅲ 编译和优化程序 A. 仅 Ⅰ 和 Ⅱ B. 仅 Ⅰ 和 Ⅲ C. 仅 Ⅱ 和 Ⅲ D. Ⅰ 、 Ⅱ 和 Ⅲ

  1. float 通常使用类型数据 IEEE 754 表示单精度浮点数格式。 float 型变量 x 分配到一个 32 浮点寄存器 FR1 中，且 x=-8.25 ，则 FR1 的内容是 （ A ）。 A. C104 0000H B. C242 0000H C. C184 0000H D. C1C2 0000H

  2. 在以下选项中，浮点数操作速度指标的描述是（ D ）。 A. MIPS B. CPI C. IPC D. MFLOPS

  3. 用海明码检查/纠正8位长度的数据时，如果能纠正误。验证位数至少为( C ) A. 2 B. 3 C. 4 D. 5

  4. 计算机主频为1.2 GHz,它的指令分为四类，它们在基准程序中所占的比例CPI如下示。 该机的MIPS数是 ( C ) A. 100 B. 200 C. 400 D. 600

  5. 8位二进制补码由3个1和5个0组成，最小整数可以表示（ B ）。 A. -126 B. -125 C. -32 D. -3

  6. 某32位计算机按字节编码，采用小端(Little Endian)方式。 若语令“int i= 对应指令的机器代码为0C7 45 FC 万万万int i=-64;"对应指令的机器代码是 （A ）。 A. C7 45 FC C0 FF FF FF B. C7 45 FC 0C FF FF FF C. C7 45 FC FF FF FF C0 D. C7 45 FC FF FF FF 0C

  7. 下列关于冯.诺依曼结构计算机基本思想的叙述中,错误的是( C ) A. 通过中央处理器执行指令实现程序的功能 B. 二进制表示指令和数据，形式上没有差异 C. 指令按地址访问，数据直接在指令中给出 D. 在执行程序之前，指令和数据应提前存储在存储器中

  8. 计算机采用大端方式，按字节编码。指令中操作数的机器数为1234 FF00H,该操作数采用基址搜索方式，形式地址(用补码表示)为FF12H，内容为基址寄存器F000 0000H,操作数LSB(最低有效字节)地址为( D ) A. F000 FF12H B.F000 FF15H C. EFFF FF12H D. EFFF FF15H

  9. 下列给出的部件中其位数（宽度）一定与机器字长相同的是（B）。 I、ALU； II、指令寄存器； III、通用寄存器； IV、浮点寄存器 A. I, II B. I, III C. II, III D. II, III, IV

  10. (单选题, 2.假设计算机5分)MI和M2具有相同的指令集体结构(ISA),主频分别为1.5GHz和1.2GHz。在MI和M2上运行某基准程序P，平均CPI分别为2和1，程序P在MI和M2上运行时间的比值为（ C ）。 A. 0.4 B. 0.625 C. 1.6 D. 2.5

  11. (单选题, 2.将高级语言程序转换为机器级目标代码文件的程序是（ C ）。 A. 汇编程序 B. 链接程序 C. 编译程序 D. 解释程序

  12. (单选题, 2.5分) 在以下关于浮点数加减运算的叙述中，正确的是（ D ）。 Ⅰ对阶操作不会导致阶码溢出或溢出 Ⅱ舍入右规和尾数可能会导致阶码溢出 Ⅲ左规可能导致阶码溢出 Ⅳ尾数溢出时，结果不一定溢出 A. 仅Ⅱ、Ⅲ B. 仅Ⅰ、Ⅱ、Ⅳ C. 仅Ⅰ、Ⅲ、Ⅳ D. Ⅰ、Ⅱ、Ⅲ、Ⅳ

二. 多选题(共2题，10分) 31. 主存容量的计算方法是（ A ）*（ B 。 A. 存储单元个数 B. 存储字长 C. 地址线 D.数据线

  1. 冯诺依曼计算机的特点有（ ABCD ）。 A. 计算机由运算器、控制器、存储器、输入设备和输出设备五大部件组成 B. 指令和数据以同等地位存放于存储器内，并可按地址寻访 C. 指令由操作码和地址码组成 D.指令在存储器内按顺序存放，提出“存储程序”概念。

三. 判断题（共5题，15分） 33. (判断题, 3分)某计算机的字长为64位，则该机一个字节的长度为16位。某计算机的字长为64位，则该机一个字节的长度为16位。 错

  1. (判断题, 3分)ACC在CPU中的运算器内，既可以作为操作数又可保存运算结果。 对

  2. (判断题, 3分)机器字长是CPU一次可以处理的十进制数位数。 错

36.汇编语言程序能直接在机器上运行。 错

  1. 冯诺依曼计算机以存储器为中心，输入输出设备与存储器间的数据传送通过运算器完成 错

一. 计算题（共2题，100分）

  1. (计算题, 50分)在程序查询方式的输入输出系统中，假设不考虑处理时间，每个查询操作需要100个时钟周期，CPU的时钟频率为50MHz。现有鼠标和硬盘两个设备，而且CPU必须每秒对鼠标进行30次查询，硬盘以32位字长为单位传输数据，即每32位被CPU查询一次，传输率为2B/s。求CPU对这两个设备查询所花费的时间比率，由此可得出什么结论？ 正确答案： （1）CPU每秒对鼠标进行30次查询，所需的时钟周期数为10030=3000。CPU的时钟频率为50MHz，即每秒50个时钟周期，因此对鼠标的查询占用CPU的时间比率为[3000/（50）]100%=0.006%，可见，对鼠标的查询基本不影响CPU的性能。（25分） （2）对于硬盘，每32位被CPU查询一次，因此每秒查询次数为2B/4B=512K；则每秒查询的时钟周期数为1005121024=52.4*，因此对硬盘的查询占用CPU的时间比率为[52.4*/(50*)]*100%=105%，可见，即使CPU将全部时间都用于对硬盘的查询，也不能满足磁盘传输的要求，因此CPU一般不采用程序查询方式与磁盘交换信息。（25分）
  2. (计算题, 50分) 某计算机的CPU主频为500MHz，CPI为5（即执行每条指令平均需要5个时钟周期）。假定某外设的数据传输率为0.5MB/s，采用中断方式与主机进行数据传送，以32位为传输单位，对应的中断服务程序包含18条指令，中断服务的其他开销相当于2条指令的执行时间。回答下列问题，要求给出计算过程。 （1）在中断方式下，CPU用于该外设I/O的时间占整个CPU时间的百分比是多少？ （2）当该外设的数据传输率达到5MB/s时，改用DMA方式传送数据。假定每次DMA传送块大小为5000B，且DMA预处理和后处理的总开销为500个时钟周期，则CPU用于该外设I/O的时间占整个CPU时间的百分比是多少？（假设DMA与CPU之间没有访存冲突）？ 正确答案： （1）外设每秒传送0.5MB，中断时每次传送32bit=4B。由于CPI=5，在中断方式下，CPU每次用于数据传送的时钟周期为518+52=100（中断服务程序+其他开销）。为达到外设0.5MB/s的数据传输率，外设每秒申请的中断次数为0.5MB/4B=125000。 1秒内用于中断的开销为100125000=12500000=12.5M个时钟周期。 CPU用于外设I/O的时间占整个CPU时间的百分比为12.5M/500M=2.5%。（25分） （2）当外设数据传输率提高到5MB/s时改用DMA方式传送，每次DMA传送一个数据块，大小为5000B，则1秒内需产生的DMA次数为5MB/5000B=1000. CPU用于DMA处理的总开销为1000500=500000=0.5M个时钟周期。 CPU用于外设I/O的时间占整个CPU时间的百分比为0.5M/500M=0.1%。（25分）

一. 单选题（共20题，60分）

  1. 冯·诺依曼机的基本工作方式是（ A ）。 A. 控制流驱动方式 B.多指令多数据流方式 C. 微程序控制方式 D. 数据流驱动方式

  2. 下列（ B ）是冯·诺依曼机工作方式的基本特点。 A. 多指令流单数据流 B. 按地址访问并顺序执行指令 C. 堆栈操作 D. 存储器按内容选择地址

  3. 冯·诺依曼机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是（ C ）。 A. 指令操作码的译码结果 B. 指令和数据的寻址方式 C. 指令周期的不同阶段 D.指令和数据所在的存储单元

  4. 存放欲执行指令的寄存器是（ D ）。 A. MAR B. PC C. MDR D. IR

  5. 在CPU中，跟踪下一条要执行的指令的地址的寄存器是（ A ）。 A. PC B. MAR C. MDR D. IR

  6. MAR和MDR的位数分别为（ A ）。 A. 地址码长度、存储字长 B.存储字长、存储字长 C. 地址码长度、地址码长度 D. 存储字长、地址码长度

  7. 下列关于CPU存取速度的比较中，正确的是（ C ）。 A. Cache>内存>寄存器 B.Cache>寄存器>内存 C. 寄存器>Cache>内存 D. 寄存器>内存>Cache

  8. 若一个8位的计算机系统以16位来表示地址，则该计算机系统有（ C ）个地址空间。 A. 256 B. 65535 C. 65536 D. 131072

  9. 关于编译程序和解释程序，下列说法中错误的是（ C ）。 A. 编译程序和解释程序的作用都是将高级语言程序转换成机器语言程序 B. 编译程序编译时间较长，运行速度较快 C. 解释程序方法较简单，运行速度也较快 D. 解释程序将源程序翻译成机器语言，并且翻译一条后，立即执行这条语句

  10. 将高级语言源程序转换成机器级目标代码文件的程序是（ C ）。 A. 汇编程序 B. 链接程序 C. 编译程序 D. 解释程序

11.计算机硬件能够直接执行的是（ A ）。 Ⅰ机器语言程序 Ⅱ汇编语言程序 Ⅲ硬件描述语言程序 A. 仅Ⅰ B. 仅Ⅰ、Ⅱ C. 仅Ⅰ、Ⅲ D.Ⅰ、Ⅱ、Ⅲ

  1. 计算机系统的层次结构可以分为6层，其层次之间的依存关系是（ B ）。 A. 上下层之间相互无关 B. 上层实现对下层的功能扩展，而下层是实现上层的基础。 C. 上层实现对下层的扩展作用，而下层对上层有限制作用 D.上层和下层的关系是相互依存、不可分割的

  2. 关于CPU主频、CPI、MIPS、MFLOPS，说法正确的是（ D ）。 A. CPU主频是指CPU系统执行指令的频率，CPI是执行一条指令平均使用的频率 B.CPI是执行一条指令平均使用CPU时钟的个数，MIPS描述一条CPU指令平均使用的CPU时钟数 C. MIPS是描述CPU执行指令的频率，MFLOPS是计算机系统的浮点数指令 D. CPU主频指CPU使用的时钟脉冲频率，CPI是执行一条指令平均使用的CPU时钟数

14.下列关于机器字长、指令字长和存储字长的说法中，正确的是（ C ）。 Ⅰ三者在数值上总是相等的 Ⅱ三者在数值上可能不等 Ⅲ存储字长是存放在一个存储单元中的二进制代码位数 Ⅳ数据字长就是MDR的位数 A. Ⅰ、Ⅲ B. Ⅰ、Ⅳ C. Ⅱ、Ⅲ D. Ⅱ、Ⅳ

  1. 32位微机是指该计算机所用CPU（ B ）。 A. 具有32位寄存器 B. 能同时处理32位的二进制数 C. 具有32个寄存器 D. 能处理32个字符

  2. CPU的CPI与下列（ A ）因素无关。 A. 时钟频率 B. 系统结构 C. 指令集 D. 计算机组织

  3. 下列选项中，能缩短程序执行时间的措施是（D ）。 Ⅰ ．提高 CPU 时钟频率 Ⅱ ．优化数据通路结构 Ⅲ ．对程序进行编译优化 A. 仅 Ⅰ 和 Ⅱ B. 仅 Ⅰ 和 Ⅲ C. 仅 Ⅱ 和 Ⅲ D. Ⅰ 、 Ⅱ 和 Ⅲ

  4. 下列选项中，描述浮点数操作速度指标的是（ D ）。 A. MIPS B. CPI C. IPC D. MFLOPS

  5. 将高级语言程序转换为机器级目标代码文件的程序是（ C ）。 A. 汇编程序 B. 链接程序 C. 编译程序 D. 解释程序

  6. 冯●诺依曼结构计算机中数据采用二进制编码表示，其主要原因是（ D ）。 I.二进制的运算规则简单 II.制造两个稳态的物理器件较容易 II.便于用逻辑门电路实现算术运算 A. 仅I、II B. 仅I、III C. 仅II、III D. I、II和III

二. 计算题（共1题，10分） 21.假设某基准程序A在某计算机上的运行时间为100秒，其中90秒为CPU时间，其余为I/O时间。若CPU 的速度提高50%，I/O速度不变，则运行基准程序A所耗费的时间为？（请写成计算过程） 正确答案： 90100/150+10=70秒 22. 若某程序编译后生成的目标代码由A、B、C、D四类指令组成，它们在程序中所占比例分别为40%、20%、15%、25%。已知A、B、C、D四类指令的CPI分别为1、2、2、2。现需要对程序进行编译优化，优化后的程序中A类指令条数减少了一半，而其它指令数量未发生变化。假设运行该程序的计算机CPU主频为500MHZ。 （1）优化前、后的CPI各为多少？（各5分） （2）优化前、后程序的MIPS为？（各5分） （3）通过上面的计算结果，你能得出什么结论？（10分） 正确答案： （1）优化前CPI=0.41+0.22+0.152+0.252=1.6 (5分) 优化后，ABCD的所占比例为25%、25%、18.75%、31.25% CPI=0.251+0.252+0.18752+0.3125*2=1.75（ 5分） （2）MIPS=F/CPI 优化前 500/1.6=312.2 优化后 285.7 （3）优化后程序速度降低。原因A类指令执行频率高，执行速度快。程序优化应降低CPI高的指令的占比，或者提高运行速度快的指令的执行概率。

存储器1 1.计算机的存储器采用分级方式是为了(B) B. 解决容量、速度、价格三者之间的矛盾 2.存储器分层体系结构中，存储器从速度最快到最慢的排序是(D) D. 寄存器-Cache-主存-辅存 3. 某计算机字长为32位，按字节编址，采用小端(Little Endian)方式存储数据。假定有一个double型变量（占8个字节），其机器数表示为1122 3344 5566 7788H，存放在0000 8040H开始的连续存储单元中，则存储单元0000 8046H中存放的是(A) A. 22H 4. 双端口RAM在（ B）情况下会发生读/写冲突。B. 左端口和右端口的地址码相同 5. 采用虚拟存储器的目的是© C. 扩大存储器的寻址空间 6. 常用的虚拟存储器寻址系统由（A ）两级存储器组成。A. 主存-辅存 7. 下列存储器中，在工作期间需要周期性刷新的是(B) B. DRAM 8. 下列关于缺页处理的叙述中，错误的是(D) D. 缺页处理完成后回到发生缺页的指令的下一条指令执行

  1. DRAM电容上的电荷一般只能维持1-2ms,所以每隔2ms必须刷新一次，常用的刷新方式有哪些？ 答：集中刷新，所谓集中刷新，即在整体RAM读取完毕之后进行集中的刷新操作。 分散刷新，分散刷新指的是在每次存取周期之后均进行一次刷新（以行为单位），存取和刷新交替进行。 异步刷新，异步刷新是将上述两种方法结合到一起的刷新方式，指的是将128行的刷新周期分散在2ms中，即隔15.6 us刷新一次。同时如果将刷新安排在译码阶段，不会出现死区。

  2. 一个四体并行交叉存储器，每个模块容量是64K×32位，按字编址，存取周期为200ns，请问在一个存取周期中，整个存储器能向CPU提供多少位二进制信息？ 答：在200ns内，存储器能向CPU提供128位二进制信息

  3. 已知接收到的汉明码为0100111（按配偶原则配置），试问欲传送的信息是什么？ 要求给出欲传送的信息必须给出正确的信息位，故此题首先应该判断收到的信息是否有错。纠错过程如下： 001 010 011 100 101 110 111 1 2 3 4 5 6 7 C0 C1 D1 C3 D2 D3 D4 0 1 0 0 1 1 1 P1=C0⊕D1⊕D2⊕D4=1⊕3⊕5⊕7=0⊕0⊕1⊕1=0 P2=C1⊕D1⊕D3⊕D4=2⊕3⊕6⊕7=1⊕0⊕1⊕1=1 P3=C3⊕D2⊕D3⊕D4=4⊕5⊕6⊕7=0⊕1⊕1⊕1=1 P3P2P1=110,所以第六位出错，可纠正为0100101， 则欲传送的信息是0101。

  4. 若某存储器存储周期为250ns,每次读出16位，该存储器的数据传输率是多少？ 答：8×10的6次方 字节/秒 存储周期250ns，则每秒读数据4000000次,每次读取2字节,于是该存储器的数据传送率为8×10的6次方字节/秒。

存储器2

  1. 某C语言程序段如下： for(i=0; i<=9; i++) { temp=1; for(j=0; j<=i; j++) temp*=a[j]; sum+=temp; }下列关于数组a的访问局部性的描述中，正确的是（A）A. 时间局部性和空间局部性皆有

  2. 下列命令组合的一次访问过程中，不可能发生的是（D）D. TLB命中，Cache命中，Page未命中

  3. 为使虚拟存储系统有效地发挥其预期的作用，所运行程序应具有的特性是© C. 应具有较好的局部性

  4. 虚拟存储管理系统的基础是程序访问的局部性原理，此原理的基本含义是(A) A. 在程序的执行过程中，程序对主存的访问是不均匀的

  5. 设某机主存容量为16MB，按字节编址，缓存的容量为16KB。每字块有8个字，每个字32位。设计一个四路组相连映射（即缓存每组内共有4个字块）的缓存组织，要求： （1）给出主存地址字段中各段的位数。 （2）设缓存初态为空，CPU依次从主存第0、1、2、…、99号单元读出100个字（主存一次读出一个字），并重复此次序读8次，问命中率是多少？ （3）若缓存的速度是主存速度的6倍，试问有缓存和无缓存相比，速度提高多少倍？ 答：(1) 根据每个字块有8个字，每个字32位，得出主存地址字段中字块内地址字段为5位。根据缓存容量为16KB=2的14次方,字块大小为2的5次方,得缓存共有2的9次方块，故c=9。根据四路组相联映射2的r次方 =4，得r=2，则q=c-r=7。根据主存容量为16MB=2的24次方，得出主存地址字段中主存字块标记位数为24-7-5=12，主存字块标记12位，组地址7位，字块内地址5位。 (2)由于每个字块中有8个字，而且初态缓存为空，因此CPU读第0号单元时， 未命中,必须访问主存，同时将该字所在的主存块调入缓存第0组中的任一块内， 接着CPU读1~7号单元时，均命中。同理CPU读第8、16、… 96号单元时均 未命中。可见CPU在连续读100个字中共有13次未命中，而后7次循环读100 个字全部命中，命中率为(1008-13/1008)100%=98.375% (3)根据题意，设主存存取周期为6t，缓存的存取周期为t，没有缓存的访问时 间为6的t次方800， 有缓存的访问时间为t(800-13)+6的t次方13， 则有缓存和没有缓存相 比，速度提高倍数为(6的t次方800/t(800-13)+6的t次方*13)-1约等于4.5

  6. 一个采用直接映射方式的16KB缓存，假设块长为8个32位的字，按字节编址，则地址为FDA459H的主存单元映射到缓存的第几块内（十进制表示）。 答：直接映射方式下，块大小8*4B=32B, 所以块内位移占5位 16KB/32B=512,即有512个Cache块，Cache块号占9位 FDA459H=1111 1101 1010 0100 0101 1001, 从右边开始向左，5位块内位移，9位块号 为10 0100 010，十进制数为290

存储器3

  1. 某计算机字长是32位，它的存储容量是64KB，按字编址，它的寻址范围是（B）B. 16K

  2. 某存储器容量为32K×16位，则© C. 地址线为15根，数据线为16根

  3. 存储器容量为64KB，按字节编址，地址4000H-5FFFH为ROM区，其余为RAM区。若采用8K×4位的SRAM芯片进行设计，则需要该芯片的数量是（C）C. 14

  4. 某计算机存储器按字节编址，主存地址空间大小为64MB，现用4M×8位的RAM芯片组成32MB的主存储器，则存储器地址寄存器MAR的位数至少是(D) D. 26

  5. 用存储容量为16K×1位的存储器芯片来组成一个64K×8位的存储器，则在字方向和位方向分别扩展了（D）倍 D. 4，8

  6. 某计算机主存容量64KB,其中ROM区为4KB,其余为RAM区，按字节编址。现要用2K×8位的ROM芯片和4K×4位的RAM芯片来设计该存储器，需要上述规格的ROM芯片数和RAM芯片数分别是(D) D. 2，30

  7. 某计算机字长为16位，存储器容量为256KB,CPU按字寻址，其寻址范围是(D)D. 0—217 -1

  8. 4个16K×8位的存储芯片，可设计为（A）容量的存储器。A. 32K×16位 9.设CPU地址总线有24根，数据总线有32根，用512K×8位的RAM芯片构成该机的主存储器，则该机主存最多需要（D）片这样的存储芯片。D. 128

  9. 地址总线A0(高位)–A15(低位)，用4K×4位的存储芯片组成16K×8位存储器，则产生片选信号的译码器的输入地址线应该是（A）A. A2A3

  10. 设CPU共有16根地址线，8根数据线，并用作为访存控制信号（低电平有效），用作为读/写控制信号（高电平为读，低电平为写）。现有下列存储芯片：1K×4位RAM，4K×8位RAM,2K×8位ROM以及74138译码器和各种门电路，如下图所示。画出CPU与存储芯片的连接图，要求： （1）主存地址空间分配：8000H87FFH为系统程序区；8800H8BFFH为用户程序区。（20分） （2）合理选用上述存储芯片，说明各选几片。（10分） （3）详细画出存储芯片与CPU的连接图。（20分） 答：根据主存地址空间分配，选出所用芯片类型及数量。即 A15 … A11 … A7 … A3 … A0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 2K*8位ROM 1片

1 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 1 1 1 1 1 1 1 1 1 1 1K*4位RAM 2片

2.存储器的扩展： 位扩展 增加存储字长 字扩展 增加存储字的数量 字位扩展 存储器与cpu的连接 （1）地址线的连接 （2）数据线的连接 （3）读/写数据线的连接 （4）片选线的连接 （5）合理选取存储芯片 高速缓存是高速缓冲存储器 用来解决主存与cpu速度不匹配的问题

I/O设备编址 统一编址和不统一编址

中断响应 1、保护现场。其一是保存程序的断点，其二是保存通用寄存器和状态寄存 器的内容 2、中断服务。提供中断服务操作 3、恢复现场。退出服务程序前，将原程序中断时的“现场”恢复到原来的 寄存器中 4、中断返回。使其返回到原程序的断点处，以便继续执行原程序效率低

DMA：（即直接存储器存取方式） Cpu的基本功能 （1）指令控制，即对程序运行的控制； （2）操作控制，即对指令内操作步骤的控制； （3）数据运算，即对数据进行算术运算和逻辑运算，这是CPU的最基本功能； （4）异常处理和中断处理，如处理运算中的溢出等错误情况以及处理外部设备的服务请求等　此外，CPU还具有存储管理、总线管理、电源管理等扩展功能。

例10.1 解:(1)由于(PC) +1→PC需由ALU完成,因此PC的值可作为ALU的一个源操作数,靠控制ALU做+1运算得到(PC) +1,结果送至与ALU输出端相连的R2，,然后再送至PC。 此题的关键是要考虑总线冲突的问题，故取指周期的微操作命令及节拍安排如下: T。 PC- >Bus -> MAR,1 →R ;PC通过总线送MAR T1 M( MAR) →MDR, (PC) →Bus →ALU+1 →R2 ;PC通过总线送ALU完成(PC)+1 →R2 T2 MDR→Bus →IR, ;MDR通过总线送IR OP(IR)→微操作命令形成部件 T3 R2→Bus →PC ;R2通过总线送PC (2)立即寻址的加法指令执行周期的微操作命令及节拍安排如下: T0 Ad(IR) →Bus →R1 ;立即数->R1， T1 ( ACC) + (R1)→ALU→R2 ;ACC通过总线送ALU T2 R2 →Bus→ACC ;结果通过总线送ACC

①总线宽度（注意与总线带宽的区别）:通常是指数据总线的根数,用bit(位)表示,如8位、16位、32位、64位(即8根.16根.32根、64根)。 ②总线带宽:总线带宽可理解为总线的数据传输速率，即单位时间内总线上传输数据的位 数,通常用每秒传输信息的字节数来衡量,单位可用MBps(兆字节每秒)表示。例如，总线工作 频率为33 MHz,总线宽度为32位(4 B),则总线带宽为33x(32 +8) =132 MBps。

例3.1 假设总线的时钟频率为100 MHz.总线的传输周期为4个时钟周期，总线的宽度为32位.试求总线的数据传输率。若想提高倍数据传 输率可采取什么措施? 解:根据总线时钟频率为100 MHz,得 1个时钟周期为1/100 MHz=0.01 μs 总线传输周期为0.01 μsx4=0.04 μs 由于总线的宽度为32位=4 B(字节) 故总线的数据传输率为4 B/(0. 04 μs) =100 MBps 若想提高一倍数据传输率，可以在不改变总线时钟频率的前提下，将数据线的宽度改为64 位，也可以仍保持数据宽度为32位，但使总线的时钟频率增加到200MHz。

扩展操作码的好处 操作码长度不固定会增加指令译码和分析的难度,使控制器的设计复杂。通常采用扩展操技术，使操作码的长度随地址数的减少而增加,不同地址数的指令可以具有不同长度的操作从而在满足需要的前提下,有效地缩短指令字长。

多重中断单重中断的中断程序的处理流程: 1.保存现场的屏蔽字 2.执行中断服务程序 3.恢复现场和屏蔽字 4.开中断 5中断返回 区别:在单重中断中由于执行中断时不会被其他中断打断,所以只需要在中断返回前开中断。而在多重中断的情况下，在执行中断服务程序的过程中是允许被更优先级更高级的中断打断的，所以需要在进入中断服务程序前打开中断。同时在恢复现场时是不允许被中断的，便在恢复现场前后加入了开关中断的操作。

作业一 1、主存与Cache的地址映射。会算地址位数，会算主存块数、Cache块数。 2、x= -17.5, 将x的值存放为IEEE754标准的单精度浮点数，则其机器数(十六进制)为:(D) C1 8C 00 00

微程序 微程序设计省去了组合逻辑设计过程中对逻辑表达式的化简步骤，无须考虑逻辑门级数和门的扇人系数,使设计更简便，而且由于控制信号是以二进制代码的形式出现的,因此只要修改微指令的代码，就可改变操作内容.便于调试、修改,甚至增删机器指令,有利于计算机仿真。

1、下列这些反汇编二进制代码接选中，有些信息被X代替了。根据信息格式， (注意：计算机书写默认是十六进制) 指令地址 机器码 汇编指令 804828f: 74 05 je xxxxxx 1、回答下列关于这些指令的问题。 804828f: 74 05 je xxxxxx （1）下列je指令的目标是什么？ 804828f: 74 05 je xxxxxx 8048291: e8 1e 00 00 00 call 80482b4 目标地址=8048291+05=8048296 （2）下列jb 指令的目标是什么？ 8048357: 72 e7 jb xxxxxxx 8048359: c6 05 10 a0 04 08 01 movb $0x1,0x804a10 目标地址为8048359+e7=8048440 （3）mov 指令的地址是？ xxxxxxx: 7412 je 8048391 xxxxxxx: b8 00 00 00 00 mov $0x 0, $eax 8048391是转移后的地址，但是编译后为相对位移量12， 12=8048391- 转移指令的下面指令的地址 ，所以答案为8048391-12=804837F 2、下面是链接后的程序反汇编的版本： 1 804839c: 7e 0d jle 80483ab<silly +0x17> 2 804839e: 89 d0 mov %edx,%eax 3 804833a0: d1 f8 sar %eax 4 80483a2: 29 c2 sub %eax,%edx 5 80483a4: 8d 14 52 lea (%edx,%edx,2),%edx 6 80483a7: 85 d2 test %edx,%edx 7 80483a9: 7f f3 jg 804839e<silly +0xa> 8 80483ab: 89 d0 mov %edx,%eax 请分析指令，解释加粗指令的二进制代码和指令之间的关系。 第一条指令的机器码 中地址码部分 0d=80483ab-804839e 第一条指令转移指令采用的是相对寻址，转移指令的目标地址=804839e+rel(0d) 转移指令中要么给出的是目标地址，要么给出的是相对位移量（相对于下一条指令的）

8.简述中央处理器的基本功能。 （1）指令控制，即对程序运行的控制； （2）操作控制，即对指令内操作步骤的控制； （3）数据运算，即对数据进行算术运算和逻辑运算，这是CPU的最基本功能； （4）异常处理和中断处理，如处理运算中的溢出等错误情况以及处理外部设备的服务请求等　此外，CPU还具有存储管理、总线管理、电源管理等扩展功能。

2、浮点数操作速度指标是MFLOP

1.在机器码 补码 和 移码 中，零的编码是唯一的。 2.浮点加、减运算的步骤是 对阶 、 尾数求和 、规格化、舍入、溢出判断。 3.当前的CPU通常由 运算器 、 控制器 、Cache构成。 4．流水线中影响流水线性能的有 结构 相关、 数据 相关、控制相关。 5.浮点数-20.5，根据IEEE754单精度浮点数存储，其机器码是1,10000011,01001000000000000000000 或者C1A40000 。 6.设32位总线频率为66MHZ，设一个总线周期为包含4个时钟，则总线的带宽是 66M B/S.

7.SRAM和DRAM的区别？ A.dram是主存，依靠电容进行存储，sram是缓存，依靠触发器进行存储； B.dram集成度高，sram集成度低； C.dram芯片引脚少，sram多； D.dram功耗小，sram功耗大； E.dram价格低，sram价格高； F.dram速度慢，sram速度快； H.dram有刷新，sram无。

8.在直接寻址、寄存器寻址、间接寻址、变址寻址、基址寻址、寄存器间接寻址、相对寻址等寻址方式中，操作数在内存的是哪几种?速度最快的是哪种？ 答：操作数在内存的是直接寻址、间接寻址、变址寻址、基址寻址、寄存器间接寻址速度最快的是寄存器寻址

9.从上到下 从左到右：取指周期 有间址吗 间址周期 执行周期 有中断吗 中断周期

10.硬布线和微程序控制器的区别？ 硬布线控制器是早期设计计算机的一种方法。硬布线控制器是将控制部件做成产生专门固定时序控制信号的逻辑电路，产生各种控制信号，因而又称为组合逻辑控制器。这种逻辑电路以使用最少元件和取得最高操作速度为设计目标，因为该逻辑电路由门电路和触发器构成的复杂树型网络，所以称为硬布线控制器。 采用组合逻辑设计方法设计控制单元，微操作控制部件的线路结构十分庞杂，不规整，而且指令系统功能越全，微操作命令越多，线路就越复杂。一旦控制部件构成后，除非重新设计和物理上对它重新布线，否则要想增加新的控制功能是不可能的。组合逻辑控制的最大优点是速度较快。 微程序控制器是为了克服组合逻辑控制器线路复杂、不易修改的缺点而提出的，用类似存储程序的办法，来解决微操作命令序列的形成。就是把一条机器指令看成一个微程序，每一个微程序包含若干条微指令，每一条微指令对应一个或几个微操作。然后把这些微程序存到一个存储器中，用寻找用户程序机器指令的办法来寻找每个微程序中的微指令，逐条执行每一条微指令，也就相应地完成了一条机器指令的全部操作。 微程序控制器同组合逻辑控制器相比较，具有设计规整、调试、维修以及更改、扩充指令方便的优点，易于实现自动化设计。但是由于它使用了控制存储器，所以指令的执行速度比组合逻辑控制器慢。

11.判断是否溢出 X=+1101/24= +0.1101 X补码00.1101 Y=-1001/24= -0.1001 Y补码11.0111 [X+Y]补=00.0100 结果没有溢出 12.从上到下，从左到右依次为：PC→AR PCo,G,ARi M→DR R/W=R DR→AR DRo,G,IRi R1→X R1o,G,Xi R0→Y R0o,G,Yi (X)-Y→R1 -,G,R1i，ALUo 13.（1）Cache包容纳4K/(164)=64块，其地址为12位（2分） （2）主存可容纳512M/(164)=8M块，其地址为29位（2分） （3）Cache可以分为64/4=16组 19位 4位 6位

4、简答题（4个） 1）写出中央处理器及内部各部件基本功能 （1）指令控制，即对程序运行的控制； （2）操作控制，即对指令内操作步骤的控制； （3）数据运算，即对数据进行算术运算和逻辑运算，这是CPU的最基本功能； （4）异常处理和中断处理，如处理运算中的溢出等错误情况以及处理外部设备的服务请求等　此外，CPU还具有存储管理、总线管理、电源管理等扩展功能。

  1. 给定主存和Cache容量及字块大小，求主存及Cache地址有多少位，及容纳多少块 假设主存容量为512MB，Cache容量为4KB，每个字块为16个字，每个字为32位。 （1）Cache可容纳多少块，其地址为多少位？（2分） （2）主存可容纳多少块，其地址为多少位？（2分） （3）在四路组相连（既Cache每组包含4个块）映射方式下，请画出主存地址各字段的位数。（6分）

（1）Cache包容纳4K/(164)=64块，其地址为12位（2分） （2）主存可容纳512M/(164)=8M块，其地址为29位（2分） （3）Cache可以分为64/4=16组 主存字块标记 组地址 字块内地址 19位 4位 6位

3）给定总线周期，时钟周期及总线频率，求总线带宽 假设总线的时钟频率为100 MHz.总线的传输周期为4个时钟周期，总线的宽度为32位.试求总线的数据传输率。若想提高倍数据传 输率可采取什么措施? 解:根据总线时钟频率为100 MHz,得 1个时钟周期为1/100 MHz=0.01 μs 总线传输周期为0.01 μsx4=0.04 μs 由于总线的宽度为32位=4 B(字节) 故总线的数据传输率为4 B/(0. 04 μs) =100 MBps 若想提高一倍数据传输率，可以在不改变总线时钟频率的前提下，将数据线的宽度改为64 位，也可以仍保持数据宽度为32位，但使总线的时钟频率增加到200MHz。

4）给定中断，写出单重和多重中断的中断服务程序流程。

5、计算题（3个） 1）给定两个小数，用双符号位变形补码求和，并判断是否溢出 变形补码计算[X+Y]补，说 判读是否溢出 X=+1101/24= +0.1101 X补码00.1101 Y=-1001/24= -0.1001 Y补码11.0111 [X+Y]补=00.0100 结果没有溢出

2）给定一个有符号数，写出该数的四种机器码（原码，反码，补码，移码） 已知x=0.1001，y=-0.1010，求[x]补，[y]原，[y]补，[x]移，[y]移。 X原码0.1001 Y原码1.1010 X补码0.1001 Y补码1.0110 X移码1.1001 y移码 0.0110

6、综合题（2个） 1）给定一段反汇编代码，会求目标地址，指令地址等 回答下列关于这些指令的问题。 804828f: 74 05 je xxxxxx （1）下列je指令的目标是什么？ 804828f: 74 05 je xxxxxx 8048291: e8 1e 00 00 00 call 80482b4 目标地址=8048291+05=8048296 （2）下列jb 指令的目标是什么？ 8048357: 72 e7 jb xxxxxxx 8048359: c6 05 10 a0 04 08 01 movb $0x1,0x804a10 目标地址为8048359+e7=8048440 （3）mov 指令的地址是？ xxxxxxx: 7412 je 8048391 xxxxxxx: b8 00 00 00 00 mov $0x 0, $eax 8048391是转移后的地址，但是编译后为相对位移量12， 12=8048391- 转移指令的下面指令的地址 ，所以答案为8048391-12=804837F 例10.1设CPU 中各部件及其相互连接关系如图10.2所示。图中W是写控制标志,R是 读控制标志,R1和R2是暂存器。

(1)假设要求在取指周期由ALU完成(PC) +1---->PC的操作(即ALU可以对它的-个源操作数完成加1的运算)。要求以最少的节拍写出取指周期全部微操作命令及节拍安排。 (2)写出指令“ADD #x”(#为立即寻址特征，隐含的操作数在ACC中)在执行阶段所需的微操作命令及节拍安排。 解:(1)由于(PC) +1→PC需由ALU完成,因此PC的值可作为ALU的一个源操作数,靠控制ALU做+1运算得到(PC) +1,结果送至与ALU输出端相连的R2，,然后再送至PC。 此题的关键是要考虑总线冲突的问题，故取指周期的微操作命令及节拍安排如下: T。 PC- +Bus- +MAR,1 →R ;PC通过总线送MAR T1 M( MAR) →MDR, (PC) →Bus →ALU+1 →R2 ;PC通过总线送ALU完成(PC)+1 →R2 T2 MDR→Bus →IR, ;MDR通过总线送IR OP(IR)→微操作命令形成部件 T3 R2→Bus →PC ;R2通过总线送PC (2)立即寻址的加法指令执行周期的微操作命令及节拍安排如下: T0 Ad(IR) →Bus →R1 ;立即数- +R， T1 ( ACC) + (R1)→ALU→R2 ;ACC通过总线送ALU T2 R2 →Bus→ACC ;结果通过总线送ACC

第一章 1、冯诺依曼计算机的各个部分组成及功能 1、运算器：计算机中执行各种算术和逻辑运算操作的部件。运算器的基本操作包括加、减、乘、除四则运算，与、或、非、异或等逻辑操作，以及移位、比较和传送等操作，亦称算术逻辑部件（ALU）； 2、控制器：由程序计数器、指令寄存器、指令译码器、时序产生器和操作控制器组成，它是发布命令的“决策机构”，即完成协调和指挥整个计算机系统的操作。运算器和控制器统称中央处理器，也叫做CPU。中央处理器是电脑的心脏； 3、存储器：存储器分为内存和外存。内存是电脑的记忆部件，用于存放电脑运行中的原始数据、中间结果以及指示电脑工作的程序。外存就像笔记本一样，用来存放一些需要长期保存的程序或数据，断电后也不会丢失，容量比较大，但存取速度慢。当电脑要执行外存里的程序，处理外存中的数据时，需要先把外存里的数据读入内存，然后中央处理器才能进行处理。外存储器包括硬盘、光盘和优盘； 4、输入设备：输入设备是向计算机输入数据和信息的设备。是计算机与用户或其他设备通信的桥梁。输入设备是用户和计算机系统之间进行信息交换的主要装置之一。键盘，鼠标，摄像头，扫描仪，光笔等都属于输入设备。 5、输出设备：是计算机硬件系统的终端设备，用于接收计算机数据的输出显示、打印、声音、控制外围设备操作等。也是把各种计算结果数据或信息以数字、字符、图像、声音等形式表现出来。常见的输出设备有显示器、打印机等。 2、名词 CPU 、I/O、主机、主存、PC、机器字长 、存储容量、存储字、存储字长、指令字长 ACC IR MAR MDA 、MIPS 、CPI (答案在第一章和后续存储器，控制器章节 CPU:中央处理器，是计算机的核心部件，由运算器和控制器构成。具有数据处理，加工，中断和异常处理的功能 微处理器的出现得益于集成电路的发展，将控制器和运算器集成在一个芯片上，称为中央处理器（CPU）。CPU 从逻辑上可以分为 3 个模块：控制单元、运算单元和存储单元，这三部分由 CPU 的片内总线连接起来。 I/O:输入设备 输入设备用来向计算机输入程序和原始数据。可分为字符输入设备、图形输入设备和语 音输入设备等，常用的输入设备有键盘、鼠标、扫描仪、光笔等。 输出设备 输出设备用来输出计算机的处理结果及程序，处理结果可以是数据、字符、表格、图形 等，常用的输出设备有显示器、打印机、绘图仪等。 主机:主机是指计算机除去输入输出设备以外的主要机体部分。主机中包含了除外围设备外所有的电路部件，是一个能够独立工作的系统 主存：主存也叫内存。内存(Memory)也被称为内存储器，其作用是用于暂时存放CPU中的运算数据，以及与硬盘等外部存储器交换的数据。一般采用半导体存储器件实现，速度较高、成本高且当电源断开时存储器的内容会丢失。 PC：程序计数器，用于存放下一条指令的地址，用于取指令并自动计数。 机器字长：是指计算机进行一次整数运算所能处理的二进制数据的位数(整数运算即定点整数运算)，即CPU一次能处理的数据的位数。 存储容量：存储容量是指存储器可以容纳的二进制信息量，用存储器中存储地址寄存器MAR的编址数与存储字位数的乘积表示。 存储字：存储字是指存放在一个存储单元中的二进制代码组合 存储字长：存储器一次存取操作的最大位数。 指令字长：指令字长是指机器指令中二进制代码的总位数。指令字长取决于从操作码的长度、操作数地址的长度和操作数地址的个数。不同的指令的字长是不同的。 ACC：累加器，存放操作数和结果 IR：指令寄存器，分析指令，用于保存当前正在执行的指令。 MAR：存储器地址寄存器，存放存储单元地址。 MDA 、MIPS 、CPI 2、计算机如何区分程序和数据？ 1、通过不同的时间段来区分指令和数据，即在取指令阶段（或取指微程序）取出的为指令，在执行指令阶段（或相应微程序）取出的即为数据。 2、通过地址来源区分，由PC提供存储单元地址的取出的是指令，由指令地址码部分提供存储单元地址的取出的是操作数。

第三章 1、总线概念？ 总线是连接多个部件的信息传输线，是各部件共享的传输介质。 2、为什么设置多总线？常用总线有，简述 ①简化了系统结构，便于系统设计制造； ② 大大减少了连线数目，便于布线，减小体积， 提高系统的可靠性； ③ 便于接口设计，所有与总线连接的设备均采 用类似的接口； ④ 便于系统的扩充、更新与灵活配置，易于实 现系统的模块化；

常用总线： 片内总线、系统总线、通信总线

3、系统总线分类和各自的功能特点 数据总线：双向，与储存字长、机器字长有关，用来传输各功能部件之间的数据信息 地址总线：单向，与存储地址、I/O地址有关，用来指出目的数据在主存单元的地址。 控制总线：输入、输出，用来传送控制信号和时序信号。

4、总线宽度、总线带宽的计算、为什么总线复用 总线宽度：通常是指数据总线的根数，用bit表示 总线带宽：总线的数据的数据传输速率，即单位时间内总线上传输数据的位数，通常用每秒输出信息的字节数来衡量，单位可用MBps表示。例如：总线工作频率是33MHz，总线宽度为32位（4B），则总线带宽为 33 * （32/8）=132MBps

总线复用：一条信号线上分时传送两种信号。通常地址总线与数据总线在物理上是分开的两种总线，地址总线传输地址码，数据总线传输数据信息。 为了提高总线的利用率，优化设计，特将地址总线和数据总线共用一组物理线路，在这组物理线路上分时传输地址信号和数据信号，即为总线的多路复用。

5、总线为什么要判优，集中总裁的三种方式的特点和优缺点 为了解决多个部件同时申请总线时的使用权分配问题； 常见的集中式总线控制有三种：链式查询，计数器定时查询，独立请求。

（1）链式查询的优缺点：只需很少几根线就能按照一定优先次序实现总线控制，容易扩充设备，但对电路很敏感，且优先级别低的可能很难获得请求。 （2）计数器定时查询优缺点：设置比较活跃，对故障不敏感，连线及控制过程比较复杂。 （3）独立请求方式：响应速度快，优先次序控制灵活，但控制线数量多，总线控制更复杂。

6、总线分几个阶段，同步和异步特点 完成一次总线操作的时间成为总线周期 （1）申请分配阶段 （2）寻址阶段 （3）传数阶段 （4）结束阶段 同步通信：指由统一时标控制的通信。控制方式简单，灵活性差，当系统各部件工作速度差异较大时，总线工作效率明显下降。适合于速度差别不大、总线长度比较短、各部件存取时间比较一致的场合。 异步通信：指没有统一时钟控制的通信，部件间采用应答方式进行联系，控制方方式较同步复杂，灵活性高，当系统中各部件工作速度差异较大时，有利于提高总线工作效率。

第四章 1、存储器分类和各自特点 图4.1描述 主存储器、辅助存储器、缓冲存储器 主存可以和CPU直接交换信息。速度快，容量小，每位价位高。 辅存用来存放当前暂时不用的程序和数据，速度慢，容量大，每位价位低。 缓冲处理器：在两个速度不同的部件之中，起到缓冲作用。 2、存储器分几层，解决了什么问题，速度快慢 存储器的层次结构主要体现在缓存-主存和主存-辅存。 缓存-主存主要解决CPU与主存速度不匹配的问题，速度快。 主存-辅存主要解决存储系统的容量问题，速度慢。

主存各存储单元的空间位置是由单元地址号来表示的，而地址总线是用来指出存储单地址号的，根据改地址可读出或写入一个存储字。 3、存储容量计算 存取时间和存取周期 存储带宽计算 （一）存储容量：主存能存放二进制代码的总位数。 1） 存储容量=存储单元个数×存储字长 2）用字节总数来表示 存储容量=存储单元个数×（存储字长/8)

（二）存储速度是由存储时间和存储周期来表示的。 2.存储时间：为存储器的访问时间，是启动一次存储器操作(读或写)到完成该操作所需的全部时间。 3.存储周期：是指存储器进行连续两次独立的存储器操作所需的最小间隔时间，通常存储周期大于存储时间。

（三）存储器带宽 表示单位时间内存储器存取的信息量，单位可用字/秒或字节/秒或位/秒表示。 提高存储器的带宽，可以采取以下措施： （1）缩短存储周期 （2）增加存储字长，使每个存储周期可读/写更多的二进制位数 （3）增加存储体

地址线是单向输入的，其位数与芯片容量有关。 数据线是双向的，其位数与芯片可读出或写入的数据位数有关。 数据线为位数与芯片容量有关。 地址线和数据线的位数共同反应存储芯片的容量。例如：地址线为10根，数据线为4根，则芯片容量为210 *4=4K位 半导体的存储芯片的译码驱动方式为：线选法和重合法。

4、动态RAM为什么要刷新，刷新的分类 刷新原因：因电容泄露而引起的DRAM所存信息的衰减需要及时补充，因此安排上了刷新操作。 刷新与行地址有关。 动态RAM的刷新主要分为：集中刷新、分散刷新、异步刷新。 （1）集中刷新是在规定的一个周期内，对全部存储单元集中一段时间逐行进行刷新，此刻必须停止读写操作。 （2）分散刷新是指对每行存储单元的刷新分散到每个存取周期内完成。 （3）异步刷新是前两种方式的结合，它既可以缩短“死时间”，又充分利用最大的刷新间隔为2ms的特点。

5、存储器和CPU的连接 存储容量的扩展： （1）位扩展 指增加存储字长。 （2）字扩展 指增加存储字的数量 （3）字、位扩展 增加存储字的数量又增加存储字长。 存储器和CPU的连接 （1）地址线的连接 通常总是将CPU地址线低位与存储芯片的地址线相连。 （2）数据线的连接 （3）读/写命令线的连接 通常高电平为读、低电平为写 （4）片选线的连接 （5）合理存储芯片

6、提高访存的措施 例题4.6 1.单行多字系统 2.多体并行系统 8、什么是高速缓存，为什么设置高速缓存，解决了什么问题 高速缓存就是高速缓冲存储器。用来解决主存与CPU速度的不匹配问题。 9、例题 4.7 4.8 4.9 10、 CACHE-主存地址映射几种方式下主存和CACHE地址构成？几种映射方式的优缺点，掌握组相联和直接映射 全相联映射、直接相联映射、组相联映射

  1. 全相联映射 全相联映射是指主存中任一块都可以映射到Cache中任一块的方式。 全相联映射方式的优点是Cache的空间利用率高但缺点是相联存储器庞大比较电路复杂因此只适合于小容量的Cache之用。
  2. 直接相联映射方式是指主存的某块j只能映射到满足特定关系的Cache块i中，直接相联映射方式的优点 是比较电路最简单但缺点是Cache块冲突率较高从而降低了Cache的利用率。由于主存的每一块只能映射到Cache的一个特定块上，当主存的某块 需调入Cache时，如果对应的Cache特定块已被占用而Cache中的其它块即使空闲，主存的块也只能通过替换的方式调入特定块的位置，不能放置到其它块的位置上 3、组相联映射方式，将Cache分成2u组每组包含2v块。主存的块与Cache的组之间采用直接相联映射，而与组内的各块则采用全相联映射。也就是说主存的某块只能映射到Cache的特定组中的任意一块

第五章 1、I/O设备编址的两种方法及特点 统一编址和不统一编址 统一编址就是将I/O地址看做是存储器地址的一部分。统一编址占用了存储空间，减少了主存容量，但无须专用的I/O指令 不统一编址就是指I/O地址和存储器地址是分开的，所有对I/O设备的访问必须有专用的I/O指令。不统一编址由于不占用主存空间，故不影响主存容量，但需设I/O专用指令。

2、I/O于主机交换的几种方式及优缺点（简答） 程序直接控制方式：也称查询方式，采用该方式，数据在CPU和外设间 的传送完全靠计算机程序控制，CPU的操作和外围设备操作同步，硬件结构简单，但由于外部设备动作慢，浪费CPU时间多，系统效率低。 程序中断方式：外设备准备就绪后中断方式猪肚通知CPU，在CPU相应 I/O设备的中断请求后，在暂停现行程序的执行，转为I/O设备服务可明显提高CPU的利用率，在一定程度上实现了主机和I/O设备的并行工作，但硬件结构负载，服务开销时间大 DMA方式与中断方式一样，实现了主机和I/O设备的并行工作，由于DMA 方式直接依靠硬件实现贮存与I/O设备之间的数据传送，传送期间不需要CPU程序干预，CPU可继续执行原来的程序，因此CPU利用率和系统效率比中断方式更高，但DMA方式的硬件结构更为复杂

3、显示器的分辨率、灰度、显存的容量（上课没有学，考）

4、I/O接口的功能（见幻灯片） 几种方式要求电路相关知识不看，重点会描述流程图 1、选址功能 2、传送命令功能 3、传送数据功能 4、反映I/O设备工作状态的功能

5、程序查询的特点优缺点 例5.1 特点：其特点是主机与I/O串行工作。 优点：简单、经济、CPU和I/O设备接口只需配置少量的硬设备 缺点：系统效率低

6、概念题：中断，中断屏蔽字，开中断，关中断、中断向量、中断向量表（P195-196类似电路都不看）中断响应的时间和条件，P199 中断处理的四个部分及作用 中断：计算机在执行程序的过程中，当出现异常情况或特殊请求时，计算机停止 现行程序的运行，转向对这些异常情况或特殊请求的处理，处理结束后再返 回到现行程序的间断处，继续执行原程序，这就是“中断”。 四个部分： 1、保护现场。其一是保存程序的断点，其二是保存通用寄存器和状态寄存 器的内容 2、中断服务。提供中断服务操作 3、恢复现场。退出服务程序前，将原程序中断时的“现场”恢复到原来的 寄存器中 4、中断返回。使其返回到原程序的断点处，以便继续执行原程序 效率低

7、什么是DMA？解决了什么问题？DMA和主存交换数据方式（三种简答） DMA：（即直接存储器存取方式） DMA与主存交换数据方式：1、停止CPU访问主存 2、周期挪用 3、DMA与CPU交替访问

8、DMA的传输过程分为哪三个？解决了什么（简答） 一、预处理 1、给DMA控制逻辑指明数据传送方向是输入还是输出 2、向DMA设备地址寄存器送入设备号，并启动设备 3、向DMA主存地址寄存器送入交换数据的主存起始地址 4、对字计数器赋予交换数据的个数 二、数据传送 解决数据输入和数据输出的问题 三、后处理 当DMA的中断请求得到响应后，CPU停止原程序的执行，转去执行中断服务 程序，做一些DMA的结束工作。

第六章 1、N位带符号数和无符号数的范围 2、定点小数和定点整数的区别 区别定点小数和定点整数的存储时，计算机会将定点小数先规范化再存储，定点整数则是直接存储的，这样就能够区分了 3、给定真值X和Y，能求[-X]和 [-Y]的原码，补码、移码，[X±Y]补并判断是否溢出（考） 4、已知真值X和Y，求其左移和右移后的原码和补码（考） 原码乘 补码乘 原码除 5、什么是浮点数？浮点数的优点？32位和64位浮点数的构成？浮点数规格化的目的？ 浮点表示的数称为浮点数。 浮点数的优点是 数值范围不受限制、表示格式也不受限制 浮点数规格化的目的是为了提高浮点数的精度

6、ALU的功能，74181和74182的作用 ALU主要完成算术运算和逻辑运算 74181的作用是 完成4位二进制代码的算逻运算 74182是超前进位产生器，具有超前进位功能的芯片。

1、机器指令有哪两部分构成，各自的作用？ 指令是由操作码和地址码两部分组成。 操作码用来指明该指令所要完成的操作，如加法、减法、传送、移位、转移等。 地址码用来指出该指令的源操作数的地址、结果的地址以及下一条指令的地址。

2、指令字长和存储字长、机器字长概念 指令字长:一个指令字中包含二进制代码的位数。 存储字长：一个存储单元存储一串二进制代码（存储字），这串二进制代码的位 数称为存储字长，存储字长可以是8位、16位、32位等。 机器字长：是指计算机能直接处理的二进制数据的位数，它决定了计算机的运算 精度。

控制器目标1 一. 单选题（共20题，80分） 1.在取指周期中，是按照（ D ）的内容访问主存，以读取指令。 A. 指令寄存器IR B. 程序状态寄存器PS C. 存储器数据寄存器MDR D.程序计数器PC

  1. CPU响应中断的时间是（ C ）。 A. 中断源提出请求 B. 取指周期结束 C. 执行周期结束 D. 间址周期结束

  2. 计算机操作的最小单位时间是（ A ）。 A. 时钟周期 B. 指令周期 C. CPU周期 D. 执行周期

  3. 指令寄存器的位数取决于（ B ）。 A. 存储器的容量 B. 指令字长 C. 机器字长 D. 存储字长

  4. 程序计数器PC在（B ）中。 A. 运算器 B. 控制器 C. 存储器 D. I/O接口

  5. 下列寄存器中，汇编语言程序员可见的是（ B ）。 A. MAR B. PC C. MDR D. IR

  6. 下列部件不属于控制器的是（ C ）。 A. 指令寄存器 B. 程序计数器 C. 程序状态字寄存器 D. 时序电路

  7. CPU中保存当前正在执行指令的寄存器是（ A ）。 A. 指令寄存器 B. 指令译码器 C. 数据寄存器 D. 地址寄存器

  8. 在CPU中，跟踪后继指令地址的寄存器是（ B ）。 A. 指令寄存器 B. 程序计数器 C. 地址寄存器 D. 状态寄存器

  9. 条件转移指令执行时所依据的条件来自（ B ）。 A. 指令寄存器 B. 标志寄存器 C. 程序计数器 D. 地址寄存器

11.在CPU的寄存器中，（ C ）对用户是透明的。 A. 程序计数器 B. 状态寄存器 C. 指令寄存器 D.通用寄存器

12.在取指周期中，是按照（ D ）的内容访问主存，以读取指令。 A. 指令寄存器IR　 B. 程序状态寄存器PS C. 存储器数据寄存器MDR 　 D. 程序计数器PC

  1. 采用DMA方式传递数据时，每传送一个数据就要占用（ D ）。 A. 指令周期 B. 时钟周期 C. 机器周期 D. 存取周期

  2. <

标签： 超级电容器能贮存电荷吗2u1s9电力变送器1122电容机组变送器

锐单商城拥有海量元器件数据手册、 IC替代型号，打造 电子元器件IC百科大全！

锐单商城 - 一站式电子元器件采购平台