第一章 １ 电子数字计算机和电子模拟计算机有什么区别？ 解决方案：电子数字计算机处理的信息及时离散，计算过程不连续；电子模拟计算机处理的信息是连续变化的物理量，计算过程是连续的。 ２ ．冯· 诺依曼计算机的特点是什么？ 最重要的一点是什么？ 解：冯· 诺依曼计算机的特点如下： ① 计算机(指硬件)应由五个基本部件组成:运算器、存储器、控制器、输入设备和输出设备； ② 计算机内部使用二进制来表示指令和数据； ③ 提前将编制的程序和原始数据存储在存储器中，然后启动计算机工作。 第③ 点是最重要的一点。 ３ 计算机硬件由哪些部件组成？ 它们各有哪些功能？ 解决方案：计算机硬件应由五个基本部件组成：计算机、存储器、控制器、输入设备和输出设备。它们各自的功能是： ① 输入设备：将人们编写的程序和原始数据发送到计算机，并将其转换为计算机内部可识别和接受的信息模式。 ② 输出设备：以人或其他设备可接受的形式将计算机的处理结果送出计算机。 ③ 存储器：用于存储程序和数据。 ④ 操作员：处理和操作信息。 ⑤ 控制器：根据人们预先确定的操作步骤，控制整个计算机的各个部件有序自动工作。 ４ 什么是总线？ 简要介绍了总线结构的特点。 解决方案：总线是一组可以服务于多个部件的公共信息传输线，可以分时发送和接收各部件的信息。单总线结构，即主要部件连接到单组总线，称为系统总线。CPU 与主存、CPU 与外设之间可以直接进行信息交换，主存与外设、外设与外设之间也可以直接进行信息交换，而无须经过CPU 的干预。 ５ 简要描述计算机的层次结构，说明各层次的主要特征。 解决方案：现代计算机系统是由硬件和软件组成的综合体，可视为按功能划分的多层次结构。 第０ 实体由硬件组成。 第１ 这个级别是微程序级个级别的机器语言是微指令集，程序员用微指令编写的微程序通常是硬件直接执行的。 第２ 级别是传统的机器级别。这个级别的机器语言是机器的指令集，程序员用机器指令编写的程序可以由微程序解释。 第３ 级别是操作系统级别。从操作系统的基本功能来看，一方面要直接管理传统机器中的软硬件资源，另一方面是传统机器的延伸。 第４ 级是汇编语言级。这级的机器语言是汇编语言，完成汇编语言翻译的程序叫做汇编程序。 第５ 级别是高级语言级别。机器语言是各种高级语言，通常使用编译程序来完成高级语言翻译。 第６ 等级是应用语言等级。这个级别是专门设计的，以使计算机满足某种用途，所以这个级别的语言是各种面向问题的应用语言。 ６ 计算机系统的主要技术指标是什么？ 解决方案：计算机系统的主要技术指标有：机器字长、数据通道宽度、主存储容量和操作速度等。 机器字长是指参与计算的基本位数，由加法器和寄存器的位数决定。 数据通路宽度是指数据总线一次可以并行传输信息的位数。 主存储容量是指主存储器可以存储的所有信息量。 操作速度与机器的主频、执行什么样的操作、主存本身的速度等因素有关。
第二章 １ 设置机器数字长8 位（含１ 位符号位） ，写下以下两进制数的原码、补码和 反码：０ ，－ ０ ，０ ．１０００ ，－ ０ ．１０００ ，０ ．１１１１ ，－ ０ ．１１１１ ，１１０１ ，－ １１０１ 。 
３ 。已知以下数字的原码表示，分别写下其补码表示： ［X１ ］原＝ ０ ．１０１００ ，［X２ ］原＝１ ．１０１１１ 。 解：［X１ ］补＝ ０ ．１０１００ ，［X２ ］补＝ １ ．０１００１ 。
４ 。已知以下数字的补码表示，分别写出其真实值： ［ X１ ］补＝ ０ ．１０１００ ，［ X２ ］补＝１ ．１０１１１ 。 解： X１ ＝ ０ ．１０１００ ，X２ ＝ － ０ ．０１００１ 。
８ ．一个n 位字长的二进制定点整数，其中1 位于符号位，分别写在补码和反码上 种情况下： （１） 模数； （２） 最大正数； （３） 最负的数； （４） 符号位的权利； （５） － １ 表示形式； （６） ０ 表示形式。
９ ．某机字长１６ 在以下情况下，询问数值的范围： （１） 无符号整数； （２） 定点小数用原码表示； （３） 定点小数用补码表示； （４） 定点整数用原码表示； （５） 定点整数用补码表示。
１０ ．某机字长３２ 位，试着分别写出无符号整数和带有符号整数(补码)的表示范围(用十个 进制数表示) 。
１１ 一个浮点数字长12 位，其中阶符1 阶码值3 位，数符１ 位，尾数值7 位，阶码以２ 最后，阶码和尾数用补码表示。它能表示多少最大正数？ 最小规格化正数是多少？ 绝对值最大的负数是多少？
１２ ．某浮点数字长１６ 位，阶码部分6 位（含１ 位阶符） ，移码表示，以2 为底；尾 数部分１０ 位（含１ 位数符，尾数最高) ，补码表示标准化。分别写下以下两个问题 进制代码和十进制真值。 （１） 非零最小正数； （２） 最大正数； （３） 绝对值最小负数； （４） 绝对值最大负数。
１３ 一浮点数，其阶码部分为p 位，尾数为q 位，各包含１ 位符号位均为补码表 示；尾数基数r ＝ ２ ，上限、下限和非零的最小正数是多少？ 写 数据的机器层次表示表达式。
１４ 若上题尾数基数r ＝ １６ ，表达式按上述要求书写。
１５ 一个浮点数字长32 位，格式如下。阶码部分8 位，以２ 移码表示为底；尾数共24个部分 位（含１ 位数符） ，补码表示。现有的浮点代码是(8C５A３E００）１６ ，试写它所表示的十进制真值。
１６ ．试将（ － ０ ．１１０１）２ 用IEEE 表示短浮点数格式。
１７ 将以下十进制数转换为IEEE 短浮点数：
１８ ．将下列IEEE 短浮点数转换为十进制数： （１） ； （２） ； （３） ； （４） ； （５） ； （６） 。
１９ ．对下列ASCII 编码： ， ， ， ， ， ，
２０ 以下形式表示(5382)10 。 （１） ８４２１ 码； （２） 余３ 码； （３） ２４２１ 码； （４） 二进制数。
２１ 。奇偶校验位填写下列代码，现设为奇偶校验： １ ０ １ ０ ０ ０ ０ １ ０ ０ ０ １ １ ０ ０ １ ０ １ ０ ０ １ １ １ ０ 解：３ 个代码的验证位分别为0 ，０ ，１ 。
２２ 。已知以下数据块约定：横向验证、纵向验证为奇怪验证，请指出至少有多少错误。
２３ 。要求有效信息位为 海明校验码。
２４ 计算机准备传输的信息是：01111 ，生成多项式X５ ＋ X２ ＋ １ ，计算校准位，写出来CRC 码。
第三章 １ 指令长度和机器字长有什么关系？ 半字长指令、单字长指令、双字长指令是什么意思？ 解决方案：指令长度与机器字长无固定关系。指令长度可等于机器字长，也可大于或小于机器字长。指令长度等于机器字长的指令通常称为单字长指令；指令长度等于半机器字长的指令称为半字长指令；指令长度等于两个机器字长的指令称为双字长指令。 ２ 零地址指令的操作数来自哪里？ 在一个地址指令中，通常可以通过什么方式获得另一个操作数的地址？ 举例说明。 解决方案：双操作数的零地址指令的操作数来自堆栈的堆栈屋顶和二次堆栈屋顶。双操作数的一个地址指令的另一个操作数通常可以通过隐藏的地址搜索获得，即将另一个操作数提前存储在累加器中。例如，上述零地址和一个地址的加法指令。 ３ 。指令长度为16。 位；每个操作数的地址码长６ 该指令分为三类:无操作数、单操作数和双操作数。如果双操作数指令已经存在K 无操作数指令有L种，问单操作数指令最多可能有多少种？ 上述三类指令允许的最大指令条数是多少？
４ 设置机器为指令长度12的指令字结构 位，每个地址码占3 位着提出一种分配 该指令系统包令系统：4 条三地址指令，８ 第二条地址指令，180 条款地址指令。
５ .指令格式与上述问题相同，能否构成：三个地址指令4 条单地址指令255 条，零地址指令64 条？ 为什么？
６ 指令中地址码的位数与直接访问的主存容量和最小搜索单位有什么关系？ 6 6 解决方案：主存储容量越大，所需的地址码位数就越长。对于相同的容量，最小的搜索单位越小，地址码的位数就越长。 ７ 试着比较间接地址和寄存器地址。 解决方案：间接地址搜索模式的有效地址在主存储中，操作数也在主存储中；寄存器地址模式的有效地址在寄存器中，操作数在主存储中。因此，间接地址搜索相对较慢。 ８ 试着比较基址寻址和变址寻址。 解决方案：在形成有效地址时使用的算法相同，但两者实际上是不同的。一般来说，变址寄存器提供修改量(可变) ，基准值(固定)在指令中提供 ；基准值(固定)提供基准值(固定) ，位移(可变)在指令中提供 。这两种地址搜索方法的应用也不同。地址搜索是针对用户的，用于访问字符串、向量和数组数据；基址搜索系统主要用于逻辑地址和物理地址的转换，以解决主存储中程序的再定位和扩大搜索空间的问题。在一些大型机器中，基址寄存器只能由特权指令管理，用户指令无权操作和修改。 ９ ．某字长为１６ 位，主存容量为６４K 字，采用单字长单地址指令，共有５０ 条指令。若有直接寻址、间接寻址、变址寻址、相对寻址四种寻址方式，试设计其指令格式。 解：操作码６ 位，寻址方式２ 位，地址码８ 位。 １０ ．某机字长为１６ 位，主存容量为６４K 字，指令格式为单字长单地址，共有６４ 条指令。试说明： （１） 若只采用直接寻址方式，指令能访问多少主存单元？ （２） 为扩充指令的寻址范围，可采用直接／间接寻址方式，若只增加一位直接／间接标志，指令可寻址范围为多少？ 指令直接寻址的范围为多少？ （３） 采用页面寻址方式，若只增加一位Z／C（零页／现行页）标志，指令寻址范围为多少？ 指令直接寻址范围为多少？ （４） 采用（２） 、（３） 两种方式结合，指令的寻址范围为多少？ 指令直接寻址范围为多少？
１１ ．设某机字长３２ 位，CPU 有３２ 个３２ 位的通用寄存器，设计一个能容纳６４ 种操作的单字长指令系统。 （１） 如果是存储器间接寻址方式的寄存器－ 存储器型指令，能直接寻址的最大主存空间是多少？ （２） 如果采用通用寄存器作为基址寄存器，能直接寻址的最大主存空间又是多少？ 解：因为计算机中共有６４ 条指令，所以操作码占６ 位；３２ 个通用寄存器，寄存器编号占５ 位；其余部分为地址码或标志位。 （１） 如果是存储器间接寻址方式的寄存器－ 存储器型指令，操作码６ 位，寄存器编号５ 位，间址标志１ 位，地址码２０ 位，直接寻址的最大主存空间是字。 （２） 如果采用通用寄存器作为基址寄存器，，能直接寻址的最大主存空间是 字。
１２ ．已知某小型机字长为１６ 位，其双操作数指令的格式如下：
其中：OP 为操作码，R 为通用寄存器地址。试说明下列各种情况下能访问的最大主存区域有多少机器字？ （１） A 为立即数。 （２） A 为直接主存单元地址。 （３） A 为间接地址（非多重间址） 。 （４） A 为变址寻址的形式地址，假定变址寄存器为R１ （字长为１６ 位） 。 解：（１） １ 个机器字。 （２） ２５６ 个机器字。 （３） ６５５３６ 个机器字。 （４） ６５５３６ 个机器字。 １３ ．计算下列４ 条指令的有效地址（指令长度为１６ 位） 。 （１） Q（２） Q（３） Q（４） Q
１６ ．举例说明哪几种寻址方式除去取指令以外不访问存储器？ 哪几种寻址方式除去取指令外只需访问一次存储器？ 完成什么样的指令，包括取指令在内共访问４ 次存储器？ 解：除去取指令以外不访问存储器：立即寻址，寄存器寻址。 除去取指令外只需访问一次存储器：直接寻址，寄存器间接寻址，变址寻址，基址寻址，相对寻址，页面寻址。 二级间接寻址包括取指令在内共访问４ 次存储器。 １７ ．设相对寻址的转移指令占两个字节，第一个字节是操作码，第二个字节是相对位移量，用补码表示。假设当前转移指令第一字节所在的地址为2000H ，且CPU 每取一个字节便自动完成（PC） ＋ １ → PC 的操作。试问当执行JMP *＋ ８ 和JMP *－ ９ 指令（ 倡为相对寻址特征）时，转移指令第二字节的内容各为多少？ 转移的目的地址各是什么？ 解：转移指令第二字节的内容分别为：（＋８），（－９） 转移的目的地址分别为：２００AH ，１FF９H 。 20．什么叫主程序和子程序？ 调用子程序时还可采用哪几种方法保存返回地址？ 画图说明调用子程序的过程。 解：主程序就是指通常的程序，而子程序是一组可以公用的指令序列，只要知道子程序的入口地址就能调用它。 保存返回地址的方法有多种： （１） 用子程序的第一个字单元存放返回地址。转子指令把返回地址存放在子程序的第一个字单元中，子程序从第二个字单元开始执行。返回时将第一个字单元地址作为间接地址，采用间址方式返回主程序。 （２） 用寄存器存放返回地址。转子指令先把返回地址放到某一个寄存器中，再由子程序将寄存器中的内容转移到另一个安全的地方。 （３） 用堆栈保存返回地址。 调用子程序的过程如图３唱８ 所示，此时返回地址保存在堆栈中。
21 ．在某些计算机中，调用子程序的方法是这样实现的：转子指令将返回地址存入子程序的第一个字单元，然后从第二个字单元开始执行子程序，请回答下列问题： （１） 为这种方法设计一条从子程序转到主程序的返回指令。 （２） 在这种情况下，怎么在主、子程序间进行参数的传递？ （３） 上述方法是否可用于子程序的嵌套？ （４） 上述方法是否可用于子程序的递归（即某个子程序自己调用自己） ？ （５） 如果改用堆栈方法，是否可实现（４） 所提出的问题？ 解：（１） 返回指令通常为零地址指令。返回地址保存在堆栈中，执行返回指令时自动从堆栈中弹出。而目前返回地址是保存在子程序的第一个单元中，故此时返回指令不能再是零地址指令了，而应当是一地址指令。如：
间接寻址可找到返回地址，然后无条件转移到返回的位置。 （２） 在这种情况下，可利用寄存器或主存单元进行主、子程序间的参数传递。 （３） 可以用于子程序的嵌套（多重转子） 。因为每个返回地址都放在调用的子程序的第一个单元中。 （４） 不可以用于子程序的递归，因为当某个子程序自己调用自己时，子程序第一个单元的内容将被破坏。 （５） 如果改用堆栈方法，可以实现子程序的递归，因堆栈具有后进先出的功能。
第四章 １ ．证明在全加器里，进位传递函数。
解：并行加法器中的每一个全加器都有一个从低位送来的进位和一个传送给较高位的进位。进位表达式为 欲证明 ，也就是要证明
用卡诺图法，图４-１０（a）和４-１０（b）分别是两个逻辑表达式的卡诺图。两个卡诺图相同，两个逻辑表达式就相等，则进位传递函数的两种形式相等。 ２ ．某加法器采用组内并行、组间并行的进位链，４ 位一组，写出进位信号C６ 的逻辑表达式。
３ ．设计一个９ 位先行进位加法器，每３ 位为一组，采用两级先行进位线路。
４ ．已知X 和Y ，试用它们的变形补码计算出X ＋ Y ，并指出结果是否溢出。 （１） X ＝ ０ ．１１０１１ ，Y ＝ ０ ．１１１１１ （２） X ＝ ０ ．１１０１１ ，Y ＝ － ０ ．１０１０１ （３） X ＝ － ０ ．１０１１０ ，Y ＝ － ０ ．００００１ （４） X ＝ － ０ ．１１０１１ ，Y ＝ ０ ．１１１１０
５ ．已知X 和Y ，试用它们的变形补码计算出X － Y ，并指出结果是否溢出。 （１） X ＝ ０ ．１１０１１ ，Y ＝ － ０ ．１１１１１ （２） X ＝ ０ ．１０１１１ ，Y ＝ ０ ．１１０１１ （３） X ＝ ０ ．１１０１１ ，Y ＝ － ０ ．１００１１ （４） X ＝ － ０ ．１０１１０ ，Y ＝ － ０ ．００００１ 9
７ ．设下列数据长８ 位，包括１ 位符号位，采用补码表示，分别写出每个数据右移或左移２ 位之后的结果。 （１） ０ ． （２） １ ． （３） １ ． （４） １ ．
８ ．分别用原码乘法和补码乘法计算X × Y 。 （１） X ＝ ０ ．１１０１１ ，Y ＝ － ０ ．１１１１１ （２） X ＝ － ０ ．１１０１０ ，Y ＝ － ０ ．０１１１０
（２） X × Y ＝ ０ ． ，过程略。 ９ ．根据补码两位乘法规则推导出补码３ 位乘法的规则。 解：先根据补码１ 位乘法推出补码２ 位乘法规则，再根据补码２ 位乘法推出补码３ 位乘法规则。
１０ ．分别用原码和补码加减交替法计算X ÷ Y 。 （１） X ＝ ０ ．１０１０１ ，Y ＝ ０ ．１１０１１ （２） X ＝ － ０ ．１０１０１ ，Y ＝ ０ ．１１０１１ （３） X ＝ ０ ．１０００１ ，Y ＝ － ０ ．１０１１０ （４） X ＝ － ０ ．１０１１０ ，Y ＝ － ０ ．１１０１１
１１ ．设浮点数的阶码和尾数部分均用补码表示，按照浮点数的运算规则，计算下列各题：
１２ ．设浮点数的阶码和尾数部分均用补码表示，按照浮点数的运算规则，计算下列各题：
１３ ．用流程图描述浮点除法运算的算法步骤。
１４ ．设计一个１ 位５４２１ 码加法器。 解：设１ 位被加数为A４ A３ A２ A１ ，加数为B４ B３ B２ B１ 。5421码的校正关系如表４-４所示。
第五章 １ ．如何区别存储器和寄存器？ 两者是一回事的说法对吗？ 解：存储器和寄存器不是一回事。存储器在CPU 的外边，专门用来存放程序和数据，访问存储器的速度较慢。寄存器属于CPU 的一部分，访问寄存器的速度很快。 ２ ．存储器的主要功能是什么？ 为什么要把存储系统分成若干个不同层次？ 主要有哪些层次？ 解：存储器的主要功能是用来保存程序和数据。存储系统是由几个容量、速度和价格各不相同的存储器用硬件、软件、硬件与软件相结合的方法连接起来的系统。把存储系统分成若干个不同层次的目的是为了解决存储容量、存取速度和价格之间的矛盾。由高速缓冲存储器、主存储器、辅助存储器构成的三级存储系统可以分为两个层次，其中高速缓存和主存间称为Cache － 主存存储层次（Cache 存储系统） ；主存和辅存间称为主存— 辅存存储层次（虚拟存储系统） 。 ３ ．什么是半导体存储器？ 它有什么特点？ 解：采用半导体器件制造的存储器，主要有MOS 型存储器和双极型存储器两大类。半导体存储器具有容量大、速度快、体积小、可靠性高等特点。半导体随机存储器存储的信息会因为断电而丢失。 ４ ．SRAM 记忆单元电路的工作原理是什么？ 它和DRAM 记忆单元电路相比有何异同点？ 解：SRAM 记忆单元由６ 个MOS 管组成，利用双稳态触发器来存储信息，可以对其进行读或写，只要电源不断电，信息将可保留。DRAM 记忆单元可以由４ 个和单个MOS管组成，利用栅极电容存储信息，需要定时刷新。 ５ ．动态RAM 为什么要刷新？ 一般有几种刷新方式？ 各有什么优缺点？ 解：DRAM 记忆单元是通过栅极电容上存储的电荷来暂存信息的，由于电容上的电荷会随着时间的推移被逐渐泄放掉，因此每隔一定的时间必须向栅极电容补充一次电荷，这个过程就叫做刷新。常见的刷新方式有集中式、分散式和异步式３ 种。集中方式的特点是读写操作时不受刷新工作的影响，系统的存取速度比较高；但有死区，而且存储容量越大，死区就越长。分散方式的特点是没有死区；但它加长了系统的存取周期，降低了整机的速度，且刷新过于频繁，没有充分利用所允许的最大刷新间隔。异步方式虽然也有死区，但比集中方式的死区小得多，而且减少了刷新次数，是比较实用的一种刷新方式。 ６ ．一般存储芯片都设有片选端 ，它有什么用途？ 解：片选线用来决定该芯片是否被选中。＝０，芯片被选中；＝1，芯片不选中。 ７ ．DRAM 芯片和SRAM 芯片通常有何不同？ 解：主要区别有： ① DRAM 记忆单元是利用栅极电容存储信息；SRAM 记忆单元利用双稳态触发器来存储信息。 ② DRAM 集成度高，功耗小，但存取速度慢，一般用来组成大容量主存系统；SRAM的存取速度快，但集成度低，功耗也较大，所以一般用来组成高速缓冲存储器和小容量主存系统。 ③ SRAM 芯片需要有片选端 ，DRAM 芯片可以不设，而用行选通信号、列选通兼作片选信号。 ④ SRAM 芯片的地址线直接与容量相关，而DRAM 芯片常采用了地址复用技术，以减少地址线的数量。 ８ ．有哪几种只读存储器？ 它们各自有何特点？ 解：MROM ：可靠性高，集成度高，形成批量之后价格便宜，但用户对制造厂的依赖性过大，灵活性差。 PROM ：允许用户利用专门的设备（编程器）写入自己的程序，但一旦写入后，其内容将无法改变。写入都是不可逆的，所以只能进行一次性写入。 EPROM ：不仅可以由用户利用编程器写入信息，而且可以对其内容进行多次改写。 EPROM 又可分为两种：紫外线擦除（UVEPROM）和电擦除（EEPROM） 。 闪速存储器：既可在不加电的情况下长期保存信息，又能在线进行快速擦除与重写，兼备了EEPROM 和RAM 的优点。 ９ ．说明存取周期和存取时间的区别。 解：存取周期是指主存进行一次完整的读写操作所需的全部时间，即连续两次访问存储器操作之间所需要的最短时间。存取时间是指从启动一次存储器操作到完成该操作所经历的时间。存取周期一定大于存取时间。 １０ ．一个１K × ８ 的存储芯片需要多少根地址线、数据输入线和输出线？ 解：需要１０ 根地址线，８ 根数据输入和输出线。 １１ ．某机字长为３２ 位，其存储容量是６４KB ，按字编址的寻址范围是多少？ 若主存以字节编址，试画出主存字地址和字节地址的分配情况。 解：某机字长为３２ 位，其存储容量是６４KB ，按字编址的寻址范围是１６KW 。若主存以字节编址，每一个存储字包含４ 个单独编址的存储字节。假设采用大端方案，即字地址等于最高有效字节地址，且字地址总是等于４ 的整数倍，正好用地址码的最末两位来区分同一个字中的４ 个字节。主存字地址和字节地址的分配情况如图５-１９ 所示。
１２ ．一个容量为１６K × ３２ 位的存储器，其地址线和数据线的总和是多少？ 当选用下列不同规格的存储芯片时，各需要多少片？ １K×４位，２K×８位，４K×４位，1６K×１位，４K×８位，８K×８位。 解：地址线１４ 根，数据线３２ 根，共４６ 根。 若选用不同规格的存储芯片，则需要：１K×４位芯片１２８片，２K×８位芯片３２片，４K×４位芯片 ３２片，１６K×１位芯片３２片，４K×８位芯片16片，８K×８位芯片８ 片。 １３ ．现有１０２４ × １ 的存储芯片，若用它组成容量为１６K × ８ 的存储器。试求： （１） 实现该存储器所需的芯片数量？ （２） 若将这些芯片分装在若干块板上，每块板的容量为４K × ８ ，该存储器所需的地址线总位数是多少？ 其中几位用于选板？ 几位用于选片？ 几位用作片内地址？ 解：（１） 需１０２４ × １ 的芯片１２８ 片。 （２） 该存储器所需的地址线总位数是１４位，其中２位用于选板，２位用于选片，10位用作片内地址。 １４ ．已知某机字长８ 位，现采用半导体存储器作主存，其地址线为１６ 位，若使用１K × ４ 的SRAM 芯片组成该机所允许的最大主存空间，并采用存储模板结构形式。 （１） 若每块模板容量为４K × ８ ，共需多少块存储模板？ （２） 画出一个模板内各芯片的连接逻辑图。 解：（１） 根据题干可知存储器容量为２１６ ＝ ６４KB ，故共需１６ 块存储模板。 （２） 一个模板内各芯片的连接逻辑图如图５-２０ 所示。
１５ ．某半导体存储器容量１６K × ８ ，可选SRAM 芯片的容量为４K × ４ ；地址总线A１５ ～ A０ （低） ，双向数据总线D７ ～ D０ （低） ，由R／W线控制读／写。请设计并画出该存储器的逻辑图，并注明地址分配、片选逻辑及片选信号的极性。 解：存储器的逻辑图与图５唱２０ 很相似，区别仅在于地址线的连接上，故省略。 地址分配如下：
１６ ．现有如下存储芯片：２K × １ 的ROM 、４K × １ 的RAM 、８K × １ 的ROM 。若用它们组成容量为１６KB 的存储器，前４KB 为ROM ，后１２KB 为RAM ，CPU 的地址总线１６ 位。 （１） 各种存储芯片分别用多少片？ （２） 正确选用译码器及门电路，并画出相应的逻辑结构图。 （３） 指出有无地址重叠现象。 解：（１） 需要用２K × １ 的ROM 芯片１６ 片，４K × １ 的RAM 芯片２４片。不能使用８K × １ 的ROM 芯片，因为它大于ROM 应有的空间。 （２） 各存储芯片的地址分配如下：
１７ ．用容量为１６K × １ 的DRAM 芯片构成６４KB 的存储器。 （１） 画出该存储器的结构框图。
（２） 设存储器的读／写周期均为０ ．５μs ，CPU 在１μs 内至少要访存一次，试问采用哪种刷新方式比较合理？ 相邻两行之间的刷新间隔是多少？ 对全部存储单元刷新一遍所需的实际刷新时间是多少？ 解：（１） 存储器的结构框图如图５-２２ 所示。
（２） 因为要求CPU 在１μs 内至少要访存一次，所以不能使用集中刷新方式，分散和异步刷新方式都可以使用，但异步刷新方式比较合理。 相邻两行之间的刷新间隔＝ 最大刷新间隔时间÷ 行数＝ ２ms ÷ １２８ ＝ １５ ．６２５μs 。取 １５ ．５μs ，即进行读或写操作３１ 次之后刷新一行。 对全部存储单元刷新一遍所需的实际刷新时间＝ ０ ．５μs × １２８ ＝ ６４μs １８ ．有一个８ 位机，采用单总线结构，地址总线１６ 位（A１５ ～ A０ ） ，数据总线８ 位（D７ ～ D０ ） ，控制总线中与主存有关的信号有MREQ（低电平有效允许访存）和R／W（高电平为读命令，低电平为写命令） 。 主存地址分配如下：从０ ～ ８１９１ 为系统程序区，由ROM 芯片组成；从８１９２ ～ ３２７６７ 为用户程序区；最后（最大地址）２K 地址空间为系统程序工作区。（上述地址均用十进制表示，按字节编址。） 现有如下存储芯片：８K × ８ 的ROM ，１６K × １ 、２K × ８ 、４K × ８ 、８K × ８ 的SRAM 。请从上述规格中选用芯片设计该机主存储器，画出主存的连接框图，并请注意画出片选逻辑及与CPU 的连接。 解：根据CPU 的地址线、数据线，可确定整个主存空间为６４K × ８ 。系统程序区由ROM 芯片组成；用户程序区和系统程序工作区均由RAM 芯片组成。共需：８K × ８ 的ROM 芯片１ 片，８K × ８ 的SRAM 芯片３ 片，２K × ８ 的SRAM 芯片１ 片。主存地址分配如图５-２３ 所示，主存的连接框图如图５-２４ 所示。
１９ ．某半导体存储器容量１５KB ，其中固化区８KB ，可选EPROM 芯片为４K × ８ ；可随机读／写区７KB ，可选SRAM 芯片有：４K × ４ 、２K × ４ 、１K × ４ 。地址总线A１５ ～ A０ （A０ 为最低位） ，双向数据总线D７ ～ D０ （D０ 为最低位） ，R／W控制读／写，MREQ为低电平时允许存储器工作信号。请设计并画出该存储器逻辑图，注明地址分配、片选逻辑、片选信号极性等。
２０ ．某机地址总线１６ 位A１５ ～ A０ （A０ 为最低位） ，访存空间６４KB 。外围设备与主存统一编址，I／O 空间占用FC００ ～ FFFFH 。现用２１６４ 芯片（６４K × １）构成主存储器，请设计并画出该存储器逻辑图，并画出芯片地址线、数据线与总线的连接逻辑以及行选信号与列选信号的逻辑式，使访问I／O 时不访问主存。动态刷新逻辑可以暂不考虑。 解：存储器逻辑图如图５-２６ 所示，为简单起见，在图中没有考虑行选信号和列选信 号，行选信号和列选信号的逻辑式可参考下题。
在６４KB 空间的最后１KB 为I／O 空间，在此区间CS无效，不访问主存。 ２１ ．已知有１６K × １ 的DRAM 芯片，其引脚功能如下：地址输入A６ ～ A０ ，行地址选择RAS ，列地址选择CAS ，数据输入端DIN ，数据输出端DOUT ，控制端WE 。请用给定芯片构成２５６KB 的存储器，采用奇偶校验，试问：需要芯片的总数是多少？ 并请： （１） 正确画出存储器的连接框图。 （２） 写出各芯片RAS和CAS形成条件。 （３） 若芯片内部采用１２８ × １２８ 矩阵排列，求异步刷新时该存储器的刷新间隔。 解：（１） 需要的芯片数＝ １２８ 片，存储器的连接框图如图５-２７ 所示。
（３） 若芯片内部采用１２８ × １２８ 矩阵排列，设芯片的最大刷新间隔时间为２ms ，则相 邻两行之间的刷新间隔为： 刷新间隔＝ 最大刷新间隔时间÷ 行数＝ ２ms ÷ １２８ ＝ １５ ．６２５μs 可取刷新间隔１５ ．５μs 。２２．并行存储器有哪几种编址方式？ 简述低位交叉编址存储器的工作原理。 解：并行存储器有单体多字、多体单字和多体多字等几种系统。 多体交叉访问存储器可分为高位交叉编址存储器和低位交叉编址存储器。低位交叉 编址又称为横向编址，连续的地址分布在相邻的存储体中，而同一存储体内的地址都是不 连续的。存储器地址寄存器的低位部分经过译码选择不同的存储体，而高位部分则指向 存储体内的存储字。如果采用分时启动的方法，可以在不改变每个存储体存取周期的前 提下，提高整个主存的速度。 ２２ ．并行存储器有哪几种编址方式？ 简述低位交叉编址存储器的工作原理。 解：并行存储器有单体多字、多体单字和多体多字等几种系统。多体交叉访问存储器可分为高位交叉编址存储器和低位交叉编址存储器。低位交叉编址又称为横向编址，连续的地址分布在相邻的存储体中，而同一存储体内的地址都是不连续的。存储器地址寄存器的低位部分经过译码选择不同的存储体，而高位部分则指向存储体内的存储字。如果采用分时启动的方法，可以在不改变每个存储体存取周期的前提下，提高整个主存的速度。 ２３ ．什么是高速缓冲存储器？ 它与主存是什么关系？ 其基本工作过程如何？ 解：高速缓冲存储器位于主存和CPU 之间，用来存放当前正在执行的程序段和数据中的活跃部分，使CPU 的访存操作大多数针对Cache 进行，从而使程序的执行速度大大提高。高速缓冲存储器的存取速度接近于CPU 的速度，但是容量较小，它保存的信息只是主存中最急需处理的若干块的副本。当CPU 发出读请求时，如果Cache 命中，就直接对Cache 进行读操作，与主存无关；如果Cache 不命中，则仍需访问主存，并把该块信息一次从主存调入Cache 内。若此时Cache 已满，则须根据某种替换算法，用这个块替换掉Cache 中原来的某块信息。 ２４ ．Cache 做在CPU 芯片内有什么好处？ 将指令Cache 和数据Cache 分开又有什么好处？ 解：Cache 做在CPU 芯片内可以提高CPU 访问Cache 的速度。将指令Cache 和数据Cache 分开的好处是分体缓存支持并行访问，即在取指部件取指令的同时，取数部件要取数据。并且，指令在程序执行中一般不需要修改，故指令Cache 中的内容不需写回到主存中去。 ２５ ．设某机主存容量为４MB ，Cache 容量为１６KB ，每块包含８ 个字，每字３２ 位，设计一个四路组相联映像（即Cache 每组内共有四个块）的Cache 组织，要求： （１） 画出主存地址字段中各段的位数。 （２） 设Cache 的初态为空，CPU 依次从主存第０ 、１ 、２ 、⋯ 、９９ 号单元读出１００ 个字（主 存一次读出一个字） ，并重复按此次序读８ 次，问命中率是多少？ （３） 若Cache 的速度是主存的６ 倍，试问有Cache 和无Cache 相比，速度提高多少倍？ 解：（１） 主存容量为４MB ，按字节编址，所以主存地址为２２ 位，地址格式如图５-２９所示。
（２） 由于每个字块有８ 个字，所以主存第０ 、１ 、２ 、⋯ 、９９ 号字单元分别在字块０ ～ １２ 中，采用四路组相联映像将分别映像到第０ 组～ １２ 组中，但Cache 起始为空，所以第一次读时每一块中的第一个单元没命中，但后面７ 次每个单元均可以命中。
（３） 设Cache 的存取周期为T ，则主存的存取周期为６ T 。
无Cache 的访存时间为６ T 所以速度提高倍数＝ ６ ÷ １ ．０９６ ＝ ５ ．４７ 倍。 ２６ ．什么叫虚拟存储器？ 采用虚拟存储技术能解决什么问题？ 解：虚拟存储器由主存储器和联机工作的辅助存储器（通常为磁盘存储器）共同组成，这两个存储器在硬件和系统软件的共同管理下工作，对于应用程序员，可以把它们看作是一个单一的存储器。 采用虚拟存储技术可以解决主存容量不足的问题。虚拟存储器将主存和辅存的地址空间统一编址，形成一个庞大的存储空间。在这个大空间里，用户可以自由编程，完全不必考虑程序在主存是否装得下以及这些程序将来在主存中的实际存放位置。 ２７ ． 已知采用页式虚拟存储器， 某程序中一条指令的虚地址是： 。该程序的页表起始地址是００１１ ，页面大小１K ，页表中有关单元最 末四位（实页号）见下表：
请指出指令地址（虚地址）变换后的主存实地址。 解：页面大小１K ，页内地址１０ 位，根据页表，可以得出主存实地址为０００ 。
第六章 １ ．控制器有哪几种控制方式？ 各有何特点？ 解：控制器的控制方式可以分为３ 种：同步控制方式、异步控制方式和联合控制方式。 同步控制方式的各项操作都由统一的时序信号控制，在每个机器周期中产生统一数目的节拍电位和工作脉冲。这种控制方式设计简单，容易实现；但是对于许多简单指令来说会有较多的空闲时间，造成较大数量的时间浪费，从而影响了指令的执行速度。异步控制方式的各项操作不采用统一的时序信号控制，而根据指令或部件的具体情况决定，需要多少时间，就占用多少时间。异步控制方式没有时间上的浪费，因而提高了机器的效率，但是控制比较复杂。联合控制方式是同步控制和异步控制相结合的方式。 ２ ．什么是三级时序系统？ 解：三级时序系统是指机器周期、节拍和工作脉冲。计算机中每个指令周期划分为若干个机器周期，每个机器周期划分为若干个节拍，每个节拍中设置一个或几个工作脉冲。 ３ ．控制器有哪些基本功能？ 它可分为哪几类？ 分类的依据是什么？ 解：控制器的基本功能有： （１） 从主存中取出一条指令，并指出下一条指令在主存中的位置。 （２） 对指令进行译码或测试，产生相应的操作控制信号，以便启动规定的动作。 （３） 指挥并控制CPU 、主存和输入输出设备之间的数据流动。控制器可分为组合逻辑型、存储逻辑型、组合逻辑与存储逻辑结合型３ 类，分类的依据在于控制器的核心——— 微操作信号发生器（控制单元CU）的实现方法不同。 ４ ．中央处理器有哪些功能？ 它由哪些基本部件所组成？ 解：从程序运行的角度来看，CPU 的基本功能就是对指令流和数据流在时间与空间上实施正确的控制。对于冯· 诺依曼结构的计算机而言，数据流是根据指令流的操作而形成的，也就是说数据流是由指令流来驱动的。中央处理器由运算器和控制器组成。 ５ ．中央处理器中有哪几个主要寄存器？ 试说明它们的结构和功能。 解：CPU 中的寄存器是用来暂时保存运算和控制过程中的中间结果、最终结果及控制、状态信息的，它可分为通用寄存器和专用寄存器两大类。通用寄存器可用来存放原始数据和运算结果，有的还可以作为变址寄存器、计数器、地址指针等。专用寄存器是专门用来完成某一种特殊功能的寄存器，如程序计数器PC 、 指令寄存器IR 、存储器地址寄存器MAR 、存储器数据寄存器MDR 、状态标志寄存器PSWR 等。 ６ ．某机CPU 芯片的主振频率为８MHz ，其时钟周期是多少μs ？ 若已知每个机器周期平均包含４ 个时钟周期，该机的平均指令执行速度为０ ．８MIPS ，试问： （１） 平均指令周期是多少μs ？ （２） 平均每个指令周期含有多少个机器周期？ （３） 若改用时钟周期为０ ．４μs 的CPU 芯片，则计算机的平均指令执行速度又是多少MIPS ？ （４） 若要得到４０ 万次／s 的指令执行速度，则应采用主振频率为多少MHz 的CPU芯片？ 解：时钟周期＝ １ ÷ ８MHz ＝ ０ ．１２５μs （１） 平均指令周期＝ １ ÷ ０ ．８MIPS ＝ １ ．２５μs （２） 机器周期＝ ０ ．１２５μs × ４ ＝ ０ ．５μs 平均每个指令周期的机器周期数＝ １ ．２５μs ÷ ０ ．５μs ÷ ４ ＝ ２ ．５
（４） 主振频率＝ ４MHz ７ ．以一条典型的单地址指令为例，简要说明下列部件在计算机的取指周期和执行周期中的作用。 （１） 程序计数器PC ； （２） 指令寄存器IR ； （３） 算术逻辑运算部件ALU ； （４） 存储器数据寄存器MDR ； （５） 存储器地址寄存器MAR 。 解：（１） 程序计数器PC ：存放指令地址； （２） 指令寄存器IR ：存放当前指令； （３） 算术逻辑运算部件ALU ：进行算逻运算； （４） 存储器数据寄存器MDR ：存放写入或读出的数据／指令； （５） 存储器地址寄存器MAR ：存放写入或读出的数据／指令的地址。以单地址指令“加１（INC A）”为例，该指令分为３ 个周期：取指周期、分析取数周期、执行周期。３ 个周期完成的操作如表６-２ 所示。
８ ．什么是指令周期？ 什么是CPU 周期？ 它们之间有什么关系？ 解：指令周期是指取指令、分析取数到执行指令所需的全部时间。CPU 周期（机器周期）是完成一个基本操作的时间。一个指令周期划分为若干个CPU 周期。 ９ ．指令和数据都存放在主存，如何识别从主存储器中取出的是指令还是数据？ 解：指令和数据都存放在主存，它们都以二进制代码形式出现，区分的方法为： （１） 取指令或数据时所处的机器周期不同：取指周期取出的是指令；分析取数或执行周期取出的是数据。 （２） 取指令或数据时地址的来源不同：指令地址来源于程序计数器；数据地址来源于地址形成部件。 １０ ．CPU 中指令寄存器是否可以不要？ 指令译码器是否能直接对存储器数据寄存器MDR 中的信息译码？ 为什么？ 请以无条件转移指令JMP A 为例说明。 解：指令寄存器不可以不要。指令译码器不能直接对MDR 中的信息译码，因为在取指周期MDR 的内容是指令，而在取数周期MDR 的内容是操作数。以JMP A 指令为例，假设指令占两个字，第一个字为操作码，第二个字为转移地址，它们从主存中取出时都需要经过MDR ，其中只有第一个字需要送至指令寄存器，并且进行指令的译码，而第二个字不需要送指令寄存器。 １１ ．设一地址指令格式如下： ＠ OP A 现在有４ 条一地址指令：LOAD（取数） 、ISZ（加“１”为零跳） 、DSZ（减“１”为零跳） 、STORE（存数） ，在一台单总线单累加器结构的机器上运行，试排出这４ 条指令的微操作序列。要求：当排ISZ 和DSZ 指令时不要破坏累加寄存器Acc 原来的内容。 解：（１） LOAD（取数）指令 PC → MAR ，READ ；取指令 MM → MDR MDR → IR ，PC ＋ １ → PC A → MAR ，READ ；取数据送Acc MM → MDR MDR → Acc （２） ISZ（加“１”为零跳）指令 取指令微操作略。 A → MAR ，READ ；取数据送Acc MM → MDR MDR → Acc Acc＋ １ → Acc ；加１ If Z ＝ １ then PC ＋ １ → PC ；结果为０ ，PC ＋ １ Acc → MDR ，WRITE ；保存结果 MDR → MM Acc － １ → Acc ；恢复Acc （３） DSZ（减“１”为零跳）指令 取指令微操作略。 A → MAR ，READ ；取数据送Acc MM → MDR MDR → Acc Acc － １ → Acc ；减１ If Z ＝ １ then PC ＋ １ → PC ；结果为０ ，PC ＋ １ Acc → MDR ，WRITE ；保存结果 MDR → MM Acc＋ １ → Acc ；恢复Acc （４） STORE（存数）指令： 取指令微操作略。 A → MAR ；Acc 中的数据写 入主存单元 Acc → MDR ，WRITE MDR → MM １２ ．某计算机的CPU 内部结构如图６唱２２ 所示。两组总线之间的所有数据传送通过ALU 。ALU 还具有完成以下功能的能力： F ＝ A ； F ＝ B F ＝ A ＋ １ ； F ＝ B ＋ １ F ＝ A － １ ； F ＝ B － １ 写出转子指令（JSR）的取指和执行周期的微操作序列。JSR 指令占两个字，第一个字是操作码，第二个 字是子程序的入口地址。返回地址保存在存储器堆栈中，堆栈指示器始终指向栈顶。
解： ① PC → B ，F ＝ B ，F → MAR ，Read ；取指令的第一个字 ② PC → B ，F ＝ B ＋ １ ，F → PC ③ MDR → B ，F ＝ B ，F → IR ④ PC → B ，F ＝ B ，F → MAR ，Read ；取指令的第二个字 ⑤ PC → B ，F ＝ B ＋ １ ，F → PC ⑥ MDR → B ，F ＝ B ，F → Y ⑦ SP → B ，F ＝ B － １ ，F → SP ，F → MAR ；修改栈指针，返回地址压入堆栈 ⑧ PC → B ，F ＝ B ，F → MDR ，Write ⑨ Y → A ，F ＝ A ，F → PC ；子程序的首地址→ PC ⑩ End １３ ．某机主要部件如图６-２３ 所示。 （１） 请补充各部件间的主要连接线，并注明数据流动方向。 （２） 拟出指令ADD （R１ ） ，（R２ ） ＋ 的执行流程（含取指过程与确定后继指令地址） 。该指令的含义是进行加法操作，源操作数地址和目的操作数地址分别在寄存器R１ 和R２中，目的操作数寻址方式为自增型寄存器间址。 解：（１） 将各部件间的主要连接线补充完后如图６-２４ 所示。 （２） 指令ADD （R１ ） ，（R２ ） ＋ 的含义为 （（R１ ）） ＋ （（R２ ）） → （R２ ） （R２ ） ＋ １ → R２ 指令的执行流程如下： ① （PC） → MAR ；取指令
② Read ③ M（MAR） → MDR → IR ④ （PC） ＋ １ → PC ⑤ （R１ ） → MAR ；取被加数 ⑥ Read ⑦ M（MAR） → MDR → C ⑧ （R２ ） → MAR ；取加数 ⑨ Read ⑩ M（MAR） → MDR → D （R２ ） ＋ １ → R２ ；修改目的地址 （C） ＋ （D） → MDR ；求和并保存结果 Write MDR → MM １４ ．CPU 结构如图６唱２５ 所示，其中有一个累加寄存器AC 、一个状态条件寄存器和其他４ 个寄存器，各部件之间的连线表示数据通路，箭头表示信息传送方向。 （１） 标明４ 个寄存器的名称。 （２） 简述指令从主存取出送到控制器的数据通路。 （３） 简述数据在运算器和主存之间进行存取访问的数据通路。
解：（１） 这４ 个寄存器中，a 为存储器数据寄存器MDR ，b 为指令寄存器IR ，c 为存储器地址寄存器MAR ，d 为程序计数器PC 。 （２） 取指令的数据通路：PC → MAR → MM → MDR → IR （３） 数据从主存中取出的数据通路（设数据地址为X） ：X → MAR → MM → MDR → ALU → AC 数据存入主存中的数据通路（设数据地址为Y） ：Y → MAR ，AC → MDR → MM １５ ．什么是微命令和微操作？ 什么是微指令？ 微程序和机器指令有何关系？ 微程序和程序之间有何关系？ 解：微命令是控制计算机各部件完成某个基本微操作的命令。微操作是指计算机中最基本的、不可再分解的操作。微命令和微操作是一一对应的，微命令是微操作的控制信号，微操作是微命令的操作过程。微令是若干个微命令的集合。微程序是机器指令的实时解释器，每一条机器指令都对应一个微程序。微程序和程序是两个不同的概念。微程序是由微指令组成的，用于描述机器指令，实际上是机器指令的实时解释器，微程序是由计算机的设计者事先编制好并存放在控制存储器中的，一般不提供给用户；程序是由机器指令组成的，由程序员事先编制好并存放在主存储器中。 １６ ．什么是垂直型微指令？ 什么是水平型微指令？ 它们各有什么特点？ 又有什么区别？ 解：垂直型微指令是指一次只能执行一个微命令的微指令；水平型微指令是指一次能定义并能并行执行多个微命令的微指令。垂直型微指令的并行操作能力差，一般只能实现一个微操作，控制１ ～ ２ 个信息传送通路，效率低，执行一条机器指令所需的微指令数目多，执行时间长；但是微指令与机器指令很相似，所以容易掌握和利用，编程比较简单，不必过多地了解数据通路的细节，且微指令字较短。水平型微指令的并行操作能力强，效率高，灵活性强，执行一条机器指令所需微指令的数目少，执行时间短；但微指令字较长，增加了控存的横向容量，同时微指令和机器指令的差别很大，设计者只有熟悉了数据通路，才有可能编制出理想的微程序，一般用户不易掌握。 １７ ．水平型和垂直型微程序设计之间各有什么区别？ 串行微程序设计和并行微程序设计有什么区别？ 解：水平型微程序设计是面对微处理器内部逻辑控制的描述，所以把这种微程序设计方法称为硬方法；垂直型微程序设计是面向算法的描述，所以把这种微程序设计方法称为软方法。在串行微程序设计中，取微指令和执行微指令是顺序进行的，在一条微指令取出并执行之后，才能取下一条微指令；在并行微程序设计中，将取微指令和执行微指令的操作重叠起来，从而缩短微周期。 １８ ．图６唱２６ 给出了某微程序控制计算机的部分微指令序列。图中每一框代表一条 微指令。分支点a 由指令寄存器IR 的第５ 、６ 两位决定。分支点b 由条件码C０ 决定。现
采用下址字段实现该序列的顺序控制。已知微指令地址寄存器字长８ 位。 （１） 设计实现该微指令序列的微指令字之顺序控制字段格式。 （２） 给出每条微指令的二进制编码地址。 （３） 画出微程序控制器的简化框图。 解：（１） 该微程序流程有两处有分支的地方，第一处有４ 路分支，由指令操作码 IR５ IR６ 指向４ 条不同的微指令，第二处有２ 路分支，根据运算结果C０ 的值决定后继微地 址。加上顺序控制，转移控制字段取２ 位。图６唱２６ 中共有１５ 条微指令，则下址字段至少 需要４ 位，但因已知微指令地址寄存器字长８ 位（μMAR７ ～ μMAR０ ） ，故下址字段取８ 位。微指令的顺序控制字段格式如图６-２７ 所示。
（２） 转移控制字段２ 位： ００ 顺序控制 ０１ 由IR５ IR６ 控制修改μMAR４ ，μMAR３ 。 １０ 由C０ 控制修改μMAR５ 。 微程序流程的微地址安排如图６-２８ 所示。每条微指令的二进制编码地址见表６-３ 。
注：每条微指令前的微地址用十六进制表示。图６-２８ 微程序流程的微地址安排
（３） 微程序控制器的简化框图略。 １９ ．已知某机采用微程序控制方式，其控制存储器容量５１２ × ４８ 位，微程序可在整个控制存储器中实现转移，可控制转移的条件共４ 个，微指令采用水平型格式，后继指令地址采用断定方式，微指令格式如图６-２９ 所示。
（１） 微指令中的３ 个字段分别应为多少位？ （２） 画出围绕这种微指令格式的微程序控制器逻辑框图。 解：（１） 因为控制转移的条件共４ 个，则判别测试字段为２ 位；因为控存容量为５１２个单元，所以下地址字段为９ 位；微命令字段是（４８ － ２ － ９） ＝ ３７ 位。 （２） 对应上述微指令格式的微程序控制器逻辑框图如图６-３０ 。 ２０ ．某机有８ 条微指令I１ ～ I８ ，每条微指令所含的微命令控制信号如表６-４ 所列。
图６唱３０ 微程序控制器逻辑框图
a ～ j 分别代表１０ 种不同性质的微命令信号，假设一条微指令的操作控制字段为８ 位，请安排微指令的操作控制字段格式，并将全部微指令代码化。 解：因为微指令的操作控制字段只有８ 位，所以不能采用直接控制法。又因为微指令中有多个微命令是兼容性的微命令，如微指令I１ 中的微命令a ～ e ，故也不能采用最短编码法。最终选用字段编码法和直接控制法相结合的方法。将互斥的微命令安排在同一段内，兼容的微命令安排在不同的段内。b 、i 、j 这３ 个微命令是互斥的微命令，把它们安排在一个段内，e 、f 、h 这３ 个微命令也是互斥的，把它们也安排在另一个段内。此微指令的操作控制字段格式如图６-３１ 所示。 其中：字段１ 的译码器输出对应的微命令为 ００ 无 ０１ b １０ i １１ j 字段２ 的译码器输出对应的微命令为 ００ 无 ０１ e １０ f １１ h 将全部８ 条微指令代码化可以得到 I１ ： I２ ： I３ ： I４ ： I５ ： I６ ： I７ ： I８ ：
２１ ．在微程序控制器中，微程序计数器μPC 可以用具有加“１”功能的微地址寄存器 μMAR 来代替，试问程序计数器PC 是否可以用具有加“１”功能的存储器地址寄存器 MAR 代替？ 解：在微程序控制器中不可以用MAR 来代替PC 。因为控存中只有微指令，为了降低成本，可以用具有计数功能的微地址寄存器（μMAR）来代替μPC 。而主存中既有指令又有数据，它们都以二进制代码形式出现，取指令和数据时地址的来源是不同的。取指令：（PC） → MAR 取数据：地址形成部件→ MAR 所以不能用MAR 代替PC 。
第七章 １ ．外部设备有哪些主要功能？ 可以分为哪些大类？ 各类中有哪些典型设备？ 解：外部设备的主要功能有数据的输入、输出、成批存储以及对信息的加工处理等。 外部设备可以分为五大类：输入输出设备、辅助存储器、终端设备、过程控制设备和脱机设备。其典型设备有键盘、打印机、磁盘、智能终端、数／模转换器和键盘－ 软盘数据站等。 ２ ．说明磁介质存储器的存储原理。 解：磁介质存储器的存储过程是一种电磁转换的过程。在磁介质存储器中，信息是记录在一薄层磁性材料上的，这个薄层称为磁层。磁层与所附着的载体称为记录介质或记录媒体。磁头是磁记录设备的关键部件之一，是一种电磁转换元件，能把电脉冲表示的二进制代码转换成磁记录介质上的磁化状态，即电→ 磁转换；反过来，能把磁记录介质上的磁化状态转换成电脉冲，即磁→ 电转换。 ３ ．分别用RZ 、NRZ 、NRZ唱１ 、PE 、FM 、MFM 和M２ FM 制记录方式记录下述数据序列，画出写电流波形。 （１）１０ （２） ００ 解：（１） 写电流波形如图７-９（a）所示。 （２）写电流波形如图７-９（b）所示。
４ ．若对磁介质存储器写入数据序列１００１１ ，请画出不归零唱１ 制、调相制、调频制、改进的调频制等记录方式的写电流波形。 解：写电流波形如图７-１０ 所示。
５ ．主存储器与磁介质存储器在工作速度方面的指标有什么不同？ 为什么磁盘存储器采用两个以上的指标来说明其工作速度？ 解：主存储器速度指标主要有存取速度和存取周期，而磁介质存储器速度指标为平均存取时间，这是因为磁介质存储器采用顺序存取或直接存取方式。磁盘存储器的平均存取时间至少应当包括平均寻道时间和平均等待时间两部分，因为磁盘存储器首先需要将磁头移动到指定的磁道上，然后将记录块旋转到磁头下方才能进行读写。 ６ ．某磁盘组有六片磁盘，每片可有两个记录面，存储区域内径为２２cm ，外径为３３cm ，道密度４０ 道／cm ，位密度４００ b／cm ，转速２４００ r／min 。试问： （１） 共有多少个存储面可用？ （２） 共有多少个圆柱面？ （３） 整个磁盘组的总存储容量有多少？ （４） 数据传送率是多少？ （５） 如果某文件长度超过一个磁道的容量，应将它记录在同一存储面上还是记录在同一圆柱面上？ 为什么？ （６） 如果采用定长信息块记录格式，直接寻址的最小单位是什么？ 寻址命令中如何表示磁盘地址？
７ ．某磁盘存储器的转速为３０００ r／min ，共有４ 个盘面，５道／mm ，每道记录信息１２ ２８８B ，最小磁道直径为２３０mm ，共有２７５ 道。试问： （１） 该磁盘存储器的存储容量是多少？ （２） 最高位密度和最低位密度是多少？ （３） 磁盘的数据传送率是多少？ （４） 平均等待时间是多少？ 解：（１） 磁盘存储器的容量＝ ４ × ２７５ × １２ ２８８B ＝ １３ ５１６ ８００B （２） 最高位密度D１＝每道信息量÷内圈圆周长＝ １２ ２８８÷（π×最小磁道直径）≈１７B／mm 。 最低位密度D２ ＝ 每道信息量÷ 外圈圆周长＝ １２ ２８８÷（π×最大磁道直径）≈ １１ ．５B／mm 。 （３） 磁盘数据传输率C ＝ ５０ × １２ ２８８ ＝ ６１４ ４００B／s
８ ．某磁盘组有效盘面２０个，每个盘面上有８００个磁道。每个磁道上的有效记忆容量为１３ ０００B ，块间隔２３５B ，旋转速度３０００ r／min 。试问： （１） 在该磁盘存储器中，若以１０００B 为一个记录，这样，一个磁道能存放１０ 个记录。若要存放１２ 万个记录，需要多少个圆柱面（一个记录不允许跨越多个磁道） ？ （２） 这个磁盘存储器的平均等待时间是多少？ （３） 数据传送率是多少？ 解：（１） 一个圆柱面可存放２００ 个记录， 个记录需要６００ 个圆柱面。（２）平均等待时间为旋转半圈的时间，１０ms 。
９ ．某磁盘格式化为２４ 个扇区和２０ 条磁道。该盘能按需要选择顺时针或逆时针旋转，旋转一圈的时间为３６０ms ，读一块数据的时间为１ms 。该片上有３ 个文件：文件A 从磁道６ 、扇区１ 开始占有２ 块；文件B 从磁道２ 、扇区５ 开始占有５ 块；文件C 从磁道５ 、扇区３ 开始占有３ 块。 试问：该磁盘的平均等待时间为多少？ 平均寻道时间是多少？ 若磁头移动和磁盘转动不同时进行，且磁头的初始位置在磁道０ 、扇区０ ，按顺序C 、B 、A 读出上述３ 个文件，总的时间是多少？ 在相同的初始位置情况下，读出上述３ 个文件的最短时间是多少？ 此时文件的读出次序应当怎样排列？ 解：平均等待时间为１８０ms 。磁盘分为２４ 个扇区，等待一个扇区的时间为１５ms 。 平均寻道时间为磁头移动１０ 条磁道的时间，设移动一个磁道的时间为n ，则平均寻道时间为１０n 。 按顺序C 、B 、A 读出上述３ 个文件，总的时间包括： 总的寻道时间：移动５ 道时间＋ 移动３ 道时间＋ 移动４ 道时间＝ 移动１２ 道时间＝ １２n 总的等待时间：（３ ＋ １ ＋ ９） × １５ ＝ １９５ms 总的读出数据时间：（３ ＋ ５ ＋ ２） × １ ＝ １０ms 读出上述３ 个文件的最短时间包括： 总的寻道时间：移动２ 道时间＋ 移动３ 道时间＋ 移动１ 道时间＝ 移动６ 道时间＝ ６n 总的等待时间：（５ ＋ ７ ＋ ５） × １５ ＝ ２５５ms 总的读出数据时间不变。 此时文件的读出次序为B 、C 、A 。 １０ ．什么是光盘？ 简述光盘的工作原理。 解：相对于利用磁通变化和磁化电流进行读写的磁盘而言，用光学方式读写信息的圆盘称为光盘，以光盘为存储介质的存储器称为光盘存储器。CD唱ROM 光盘上有一条从内向外的由凹痕和平坦表面相互交替而组成的连续的螺旋形路径，当一束激光照射在盘面上，靠盘面上有无凹痕的不同反射率来读出程序和 数据。CD唱R 光盘的写入是利用聚焦成１μm 左右的激光束的热能，使记录介质表面的形状发生永久性变化而完成的，所以只能写入一次，不能抹除和改写。CD唱RW 光盘是利用激光照射引起记录介质的可逆性物理变化来进行读写的，光盘上有一个相位变化刻录层，所以CD唱RW 光盘又称为相变光盘。 １１ ．键盘属于什么设备？ 它有哪些类型？ 如何消除键开关的抖动？ 简述非编码键盘查询键位置码的过程。 解：键盘是计算机系统不可缺少的输入设备。键盘可分为两大类型：编码键盘和非编码键盘。非编码键盘用较为简