答：满足产品功能要求，减少调试时间，使产品满足电磁兼容标准的要求，使产品不会对系统中的其他设备产生电磁干扰。
答:电路设计(包括设备选择)、软件设计、电路板设计、屏蔽结构、信号线/电源线滤波、电路接地设计。
答:因为要描述的范围和频率都很宽，所以更容易用对数坐标来表示图形，而且dB 是用对数表示的单位。
答：关于EMC需要先了解一下EMC标准的方面，如EN55022(GB9254)，EN此外，还需要了解55024和简单的测试原理EMI使用电容、磁珠、差模电感、共模电感等部件PCB层次需要理解PCB布局、层叠结构、高速布线EMC的影响以及一些规则。还有一点就是对的出现EMC问题需要掌握一些分析和解决方案。这些是硬件人员将来必须掌握的基本知识！
答：对于PCB要掌握设计： 熟悉与掌握有关PCB例如，设计软件POWERPCB/CANDENCE等；
2.熟悉设计产品的具体结构，熟悉原理图电路知识，包括数字和模拟知识；
3、掌握PCB加工工艺、工艺、可维护加工要求；
4、掌握PCB板高速信号完整性，电磁兼容性(emi与ems）、SI、PI模拟设计等相关知识；
5、 若相关工作涉及射频，还需掌握射频知识；
6、对于PCB设计地的按规知识主要取决于GB4943或UL60950，一般绝缘间距要求可通过查表获得！
答：电子线路设计标准电子线路设计师往往只考虑产品的功能，而不考虑功能和电磁兼容性。因此，产品在完成功能的同时，也会产生大量的功能骚扰和其他骚扰。此外，它不能满足敏感性的要求。电子线路的电磁兼容性设计应从以下几个方面考虑：
在大多数情况下，电路的基本元件满足电磁特性将决定功能单元和最终设备满足电磁兼容性的程度。选择合适电磁元件的主要标准包括带外特性和电路装配技术。电磁兼容性是否能实现，往往取决于远离基频的元件响应特性。在许多情况下，电路组装决定了带外响应（如引线长度）和不同电路元件之间的耦合程度。具体规则如下： ⑴高频时，与引线电容器相比，应优先使用引线电感小的穿心电容器或支座电容器进行滤波。
⑵必须使用引线电容时，应考虑引线电感对滤波效率的影响。
⑶铝电解电容器可能会发生几微秒的临时介质击穿，因此固体电容器应用于纹波大或瞬变电压大的电路中。
⑷使用寄生电感和电容小的电阻器。超高频段可使用片状电阻器。
⑸大电感寄生电容器大。为了改善低频部件的插入，不要使用单节滤波器，而是使用由几个小电感组成的多节滤波器。
⑹在使用磁芯电感时，应注意饱和特性，特别是高电平脉冲会降低磁芯电感的电感和滤波器电路中的插损。
⑺尽量使用屏蔽继电器并接地屏蔽外壳。
⑻输入变压器采用有效的屏蔽和隔离。
⑼电源变压器用于敏感电路应有静电屏蔽，屏蔽外壳和变压器外壳应接地。
⑽屏蔽线必须用于设备内的互连信号线，以防止它们之间的骚扰耦合。
⑾为使每个屏蔽体与各自的插针连接，应选择足够的插针插头座。
答:1.在信号测试过程中，尽量在屏蔽环境中进行。如果不方便，至少要屏蔽传感器和前级。
2.在测试过程中尽量使用差分探头，或至少尽量减少探头的接地线长度。这可以减少测试误差。
3.您的电路实际工作频率不太高，可以通过布线减少振铃。为了提高噪声特性，应考虑共模信号的抑制，必要时插入共扼电抗器，注意整个工作环境中的开关电源噪声，避免电源耦合。
4.如果传感器允许，可以使用电流放大模式，这有利于提高速度和降低噪音。模拟开关应尽可能放置在前放大器后面。虽然一路有更多的前放，但性能提高了很多，降低了调试难度。
5.如果你非常关心波形，考虑额外的频率补偿。如果只是数字检测，工作频率应该降低。总之，低频是低频，隔离是隔离。
6、注意AD转换前的抗混叠滤波和软件滤波可以提高数据稳定性。
答:可以加上ESD Filter，防静电和电磁干扰。我们的手机客户带GPS这种方法用于功能。这些制造商包括泰克（瑞侃）、佳邦和韩国ICT等等很多。
答：1.差分信号只是一个使用两条信号线传输信号的电路，通过信号之间的电压差来判断，可以是模拟信号或数字信号。实际信号是模拟信号，数字信号只是模拟信号门限电平量化后的取样结果。因此，差分信号可以定义数字和模拟信号。
2.差分信号的频率响应，这个问题很好。实际差分端口是一种分析差模和共模的四端口网络。如下图所示。分析频率相应时，应分别添加相同极性的共模扫频源和相互反极性的差模扫频源。相应端需要设置共模电压试验点Vcm＝（V1＋V2）/2， 和差模电压试验点Vdm=V1-V2。网上有很多关于差分信号阻抗计算和原理的文章，可以详细了解。
3.差分信号通常进入差分驱动电路，放大后得到差分信号。最简单的是区分共射镜像放大器电路，在一般模拟电路教材中介绍。下图是某差分放大器件的spice电路图和输出信号波形通常需要完全相反，电压差大于差模电压门限。当然，信号不可避免地不可避免的，所以差分放大器的一个重要指标是共模抑制比Kcmr=Adm/Acm 。
答:一般来说，LC或PI类型滤波电路优于单个电容滤波或电感滤波。您所谓的电源端为0.33uf 夏普电视电感 0.33uf我不知道这意味着什么？辐射是否超过了标准？在什么频段？我猜在直流磁钢电机的电源电路中，反馈噪声大，频率低，需要更大的电感过滤器，同时使用多级电容过滤器，效果会更好。
答1：在设计宽带放大器时，应特别注意低噪声问题，如电源供应必须足够稳定等。
答2：1. 注意输入和数出的阻抗匹配问题，比如共基输入射随输出等
-
各级退偶问题，包括高频和低频纹波
-
深度负反馈，防止自激振荡和环回自激
-
带滤波气的设计问题
答3:真的很难回答，看不到实际的设计，所有的建议都是老生常谈:注意EMC三要素，注意传导和辐射路径，注意电源分配和地弹噪声。150MHz是模拟信号带宽，数字信号的上升沿有多快？如果转折率也是150MHz接下来，我个人认为，传导耦合平面辐射将是主要考虑因素。首先，做好电源分配、分割和去耦电路。80dB，如果增益足够高，做好前极小信号及其参考电源和地面的隔离保护，尽量减少这部分的电源阻抗。
答:直流永磁电机设计EMC问题，主要由于电机转动中产生反电动势和换相时引起的打火。具体分析，可以使用RMxpert设计优化电机参数，Maxwell2D来仿真EMI实际辐射。
答：集中电阻可以用RLC边界实现；如果是薄膜电阻，可以用面阻抗或阻抗编辑实现。
答：有金属的话，空气放电和接触放电效果差不多，建议你在金属支架上喷绝缘漆试试。
答：首先，EMI的测试包括近场探头和远场的辐射测试，任何仿真工具都不可能替代实际的测试；其次，Ansoft的PCB单板噪声和辐射仿真工具SIwave和任意三维结构的高频结构仿真器HFSS分别可以仿真单板和系统的近场和远场辐射，以及在有限屏蔽环境下的EMI辐射。 仿真的有效性，取决于你对自己设计的EMI问题的考虑以及相应的软件设置。例如：单板上差模还是共模辐射，电流源还是电压源辐射等等。就我们的一些实践和经验，绝大多数的EMI问题都可以通过仿真分析解决，而且与实际测试比较，效果非常好。
答：Ansoft的工具可以仿真从直流到几十GHz以上频率的信号，只是相对其它工具而言，1GHz以上的有损传输线模型更加精确。据我所知，HyperLynx主要是做SI和crosstalk的仿真，以及一点单根信号线的EMI辐射分析，目前还没有PI分析的功能。影响单板的EMC的原因很多，解决信号完整性和串扰只是解决EMC的其中一方面，电源平面的噪声，去耦策略，屏蔽方式，电流分布路径等都会影响到EMC指标。这些都可以再ansoft的SIwave工具中，通过仿真进行考察。补充说明，ansoft的工具与Mentor PADS有接口。
答：分割底层，我还没听说过，什么意思？是否能举个例子。 地层分割，主要是为了提??扰源和被干扰体之间的隔离度，如数模之间的隔离。当然分割也会带来诸如跨分割等信号完整性问题，利用ansoft的SIwave可以方便的检查任意点之间的隔离度。当然提高隔离度，还有其它办法，分层、去耦、单点连接、都是办法，具体应用的效果可以用软件仿真。
答1：这个问题很有点玄妙，没见过很服人的解释。对于交流，理想的是，电源和地“短路”，然而实际上其间的阻抗不可能真的是0 。你说的电容，容量不能太大，以体现出“低频一点接地，搞频多点接地”这一原则。这大概就是该电容的存在价值。经常遇到这样的情况：2个各自带有电源的部件连接后，产生了莫名其妙的干扰，用个瓷片电容跨在2个电源间，干扰就没了。
答2：该电容是用来做稳压和EMI用的，通过的是交流信号。“现今接入PCB中的电平大都是经过虑除交流的”的确如此，不过别忘了，数字电路本身就会产生交流信号而对电源造成干扰，当大量的开关管同时作用时，对电源造成的波动是非常大的。不过在实际中，这种电容主要是起到辅助的作用，用来提高系统的性能，其它地方设计的好的话，完全可以不要。
答3：交流即是变化的。对于所谓的直流电平，比如电源来说，由于布线存在阻抗，当他的负载发生变化，对电源的需求就会变化，或大或小。这种情况下，“串联”的布线阻抗就会产生或大或小的压降。于是，直流电源上就有了交流的信号。这个信号的频率与负责变化的频率有关。电容的作用在于，就近存储一定的电荷能量，让这种变化所需要的能量可以直接从电容处获得。近似地，电容（这时可以看成电源啦）和负载之间好像就有了一条交流回路。电容起到交流回路的作用，大致就是这样的吧……
答1：电容大的加大，小的改小，串个BIT，不过是电池导致的可能性不是很大。
答2：你将变频电感的外壳进行对地短接和屏蔽试试。
答：避免高频干扰的基本思路是尽量降低高频信号电磁场的干扰，也就是所谓的串扰(Crosstalk)。可用拉大高速信号和模拟信号之间的距离，或加ground guard/shunt traces在模拟信号旁边。还要注意数字地对模拟地的噪声干扰。
答：因EMI所加的电阻电容或ferrite bead， 不能造成信号的一些电气特性不符合规范。 所以， 最好先用安排走线和PCB叠层的技巧来解决或减少EMI的问题， 如高速信号走内层。 最后才用电阻电容或ferrite bead的方式， 以降低对信号的伤害。
答：各个PCB板子相互连接之间的信号或电源在动作时，例如A板子有电源或信号送到B板子，一定会有等量的电流从地层流回到A板子 (此为Kirchoff current law)。这地层上的电流会找阻抗最小的地方流回去。所以，在各个不管是电源或信号相互连接的接口处，分配给地层的管脚数不能太少，以降低阻抗，这样可以降低地层上的噪声。另外，也可以分析整个电流环路，尤其是电流较大的部分，调整地层或地线的接法，来控制电流的走法(例如，在某处制造低阻抗，让大部分的电流从这个地方走)，降低对其它较敏感信号的影响。
答：差分信号中间一般是不能加地线。因为差分信号的应用原理最重要的一点便是利用差分信号间相互耦合(coupling)所带来的好处，如flux cancellation，抗噪声(noise immunity)能力等。若在中间加地线，便会破坏耦合效应。
答：选择PCB与外壳接地点选择的原则是利用chassis ground提供低阻抗的路径给回流电流(returning current)及控制此回流电流的路径。例如，通常在高频器件或时钟产生器附近可以借固定用的螺丝将PCB的地层与chassis ground做连接，以尽量缩小整个电流回路面积，也就减少电磁辐射。
答：在设计高速高密度PCB时，串扰(crosstalk interference)确实是要特别注意的，因为它对时序(timing)与信号完整性(signal integrity)有很大的影响。以下提供几个注意的地方：
1.控制走线特性阻抗的连续与匹配。
2.走线间距的大小。一般常看到的间距为两倍线宽。可以透过仿真来知道走线间距对时序及信号完整性的影响，找出可容忍的最小间距。不同芯片信号的结果可能不同。
3.选择适当的端接方式。
4.避免上下相邻两层的走线方向相同，甚至有走线正好上下重迭在一起，因为这种串扰比同层相邻走线的情形还大。
5.利用盲埋孔(blind/buried via)来增加走线面积。但是PCB板的制作成本会增加。 在实际执行时确实很难达到完全平行与等长，不过还是要尽量做到。
除此以外，可以预留差分端接和共模端接，以缓和对时序与信号完整性的影响。
答： LC与RC滤波效果的比较必须考虑所要滤掉的频带与电感值的选择是否恰当。 因为电感的感抗(reactance)大小与电感值和频率有关。如果电源的噪声频率较低，而电感值又不够大，这时滤波效果可能不如RC。但是，使用RC滤波要付出的代价是电阻本身会耗能，效率较差，且要注意所选电阻能承受的功率。
答：电感值的选用除了考虑所想滤掉的噪声频率外，还要考虑瞬时电流的反应能力。如果LC的输出端会有机会需要瞬间输出大电流，则电感值太大会阻碍此大电流流经此电感的速度，增加纹波噪声(ripple noise)。 电容值则和所能容忍的纹波噪声规范值的大小有关。纹波噪声值要求越小，电容值会较大。而电容的ESR/ESL也会有影响。 另外，如果这LC是放在开关式电源(switching regulation power)的输出端时，还要注意此LC所产生的极点零点(pole/zero)对负反馈控制(negative feedback control)回路稳定度的影响。
答：信号完整性和EMC还处于草案中不便于公开，至信号完整性和EMI两者如何平衡，这不是测试规范的事，如果要达到二者平衡，最好是降低通信速度，但大家都不认可。
答： PCB板上会因EMC而增加的成本通常是因增加地层数目以增强屏蔽效应及增加了ferrite bead、choke等抑制高频谐波器件的缘故。除此之外，通常还是需搭配其它机构上的屏蔽结构才能使整个系统通过EMC的要求。以下仅就PCB板的设计技巧提供几个降低电路产生的电磁辐射效应。
1、尽可能选用信号斜率(slew rate)较慢的器件，以降低信号所产生的高频成分。
2、注意高频器件摆放的位置，不要太靠近对外的连接器。
3、注意高速信号的阻抗匹配，走线层及其回流电流路径(return current path)， 以减少高频的反射与辐射。
4、在各器件的电源管脚放置足够与适当的去耦合电容以缓和电源层和地层上的噪声。特别注意电容的频率响应与温度的特性是否符合设计所需。
5、对外的连接器附近的地可与地层做适当分割，并将连接器的地就近接到chassis ground。
6、可适当运用ground guard/shunt traces在一些特别高速的信号旁。但要注意guard/shunt traces对走线特性阻抗的影响。
7、电源层比地层内缩20H，H为电源层与地层之间的距离。
答：将数/模地分开的原因是因为数字电路在高低电位切换时会在电源和地产生噪声，噪声的大小跟信号的速度及电流大小有关。如果地平面上不分割且由数字区域电路所产生的噪声较大而模拟区域的电路又非常接近，则即使数模信号不交叉， 模拟的信号依然会被地噪声干扰。也就是说数模地不分割的方式只能在模拟电路区域距产生大噪声的数字电路区域较远时使用。
答：一般EMI/EMC设计时需要同时考虑辐射(radiated)与传导(conducted)两个方面. 前者归属于频率较高的部分(>30MHz)后者则是较低频的部分(<30MHz). 所以不能只注意高频而忽略低频的部分.一个好的EMI/EMC设计必须一开始布局时就要考虑到器件的位置， PCB迭层的安排， 重要联机的走法， 器件的选择等， 如果这些没有事前有较佳的安排， 事后解决则会事倍功半， 增加成本. 例如时钟产生器的位置尽量不要靠近对外的连接器， 高速信号尽量走内层并注意特性阻抗匹配与参考层的连续以减少反射， 器件所推的信号之斜率(slew rate)尽量小以减低高频成分， 选择去耦合(decoupling/bypass)电容时注意其频率响应是否符合需求以降低电源层噪声. 另外， 注意高频信号电流之回流路径使其回路面积尽量小(也就是回路阻抗loop impedance尽量小)以减少辐射. 还可以用分割地层的方式以控制高频噪声的范围. 最后， 适当的选择PCB与外壳的接地点(chassis ground)。
答：首先，EMI要从系统考虑，单凭PCB无法解决问题。层叠对EMI来讲，我认为主要是提供信号最短回流路径，减小耦合面积，抑制差模干扰。另外地层与电源层紧耦合，适当比电源层外延，对抑制共模干扰有好处。
答：一般铺铜有几个方面原因：
１，EMC.对于大面积的地或电源铺铜，会起到屏蔽作用，有些特殊地，如PGND起到防护作用。
２，PCB工艺要求。一般为了保证电镀效果，或者层压不变形，对于布线较少的PCB板层铺铜。
３，信号完整性要求，给高频数字信号一个完整的回流路径，并减少直流网络的布线。
当然还有散热，特殊器件安装要求铺铜等等原因。
答： FCC: federal communication commission 美国通信委员会；EMC: electro megnetic compatibility 电磁兼容。FCC是个标准组织，EMC是一个标准。标准颁布都有相应的原因，标准和测试方法。
答：在做PCB板的时候，一般来讲都要减小回路面积，以便减少干扰，布地线的时候，也不 应布成闭合形式，而是布成树枝状较好，还有就是要尽可能增大地的面积。
答：变化的信号（例如阶跃信号）沿传输线由A到B传播，传输线C-D上会产生耦合信号，变化的信号一旦结束也就是信号恢复到稳定的直流电平时，耦合信号也就不存在了，因此串扰仅发生在信号跳变的过程当中，并且信号沿的变化（转换率）越快，产生的串扰也就越大。空间中耦合的电磁场可以提取为无数耦合电容和耦合电感的集合，其中由耦合电容产生的串扰信号在受害网络上可以分成前向串扰和反向串扰Sc，这个两个信号极性相同；由耦合电感产生的串扰信号也分成前向串扰和反向串扰SL，这两个信号极性相反。
耦合电感电容产生的前向串扰和反向串扰同时存在，并且大小几乎相等，这样，在受害网络上的前向串扰信号由于极性相反，相互抵消，反向串扰极性相同，叠加增强。串扰分析的模式通常包括默认模式，三态模式和最坏情况模式分析。默认模式类似我们实际对串扰测试的方式，即侵害网络驱动器由翻转信号驱动，受害网络驱动器保持初始状态（高电平或低电平），然后计算串扰值。这种方式对于单向信号的串扰分析比较有效。三态模式是指侵害网络驱动器由翻转信号驱动，受害的网络的三态终端置为高阻状态，来检测串扰大小。这种方式对双向或复杂拓朴网络比较有效。最坏情况分析是指将受害网络的驱动器保持初始状态，仿真器计算所有默认侵害网络对每一个受害网络的串扰的总和。这种方式一般只对个别关键网络进行分析，因为要计算的组合太多，仿真速度比较慢。
答： EMC的三要素为辐射源，传播途径和受害体。传播途径分为空间辐射传播和电缆传导。所以要抑制谐波，首先看看它传播的途径。电源去耦是解决传导方式传播，此外，必要的匹配和屏蔽也是需要的。
答：划分地的目的主要是出于EMC的考虑，担心数字部分电源和地上的噪声会对其它信号，特别是模拟信号通过传导途径有干扰。至于信号的和保护地的划分，是因为EMC中ESD静放电的考虑，类似于我们生活中避雷针接地的作用。无论怎样分，最终的大地只有一个。只是噪声泻放途径不同而已。
答：是否加屏蔽地线要根据板上的串扰/EMI情况来决定，而且如对屏蔽地线的处理不好，有可能反而会使情况更糟。
答：应该说侵害网络对受害网络造成的串扰与信号变化沿有关，变化越快，引起的串扰越大，（V=L*di/dt）。串扰对受害网络上数字信号的判决影响则与信号频率有关，频率越快，影响越大。
答：应该说两种层叠各有好处。第一种保证了平面层的完整，第二种增加了地层数目，有效降低了电源平面的阻抗，对抑制系统EMI有好处。 理论上讲，电源平面和地平面对于交流信号是等效的。但实际上，地平面具有比电源平面更好的交流阻抗，信号优选地平面作为回流平面。但是由于层叠厚度因素的影响，例如信号和电源层间介质厚度小于与地之间的介质厚度，第二种层叠中跨分割的信号同样在电源分隔处存在信号回流不完整的问题。
答： PCB设计提供高抗干扰能力，当然需要尽量降低干扰源信号的信号变化沿速率，具体多高频率的信号，要看干扰信号是那种电平，PCB布线多长。除了拉开间距外，通过匹配或拓扑解决干扰信号的反射，过冲等问题，也可以有效降低信号干扰。
答：电源若作为平面层处理，其方式应该类似于地层的处理，当然，为了降低电源的共模辐射，建议内缩20倍的电源层距地层的高度。如果布线，建议走树状结构，注意避免电源环路问题。电源闭环会引起较大的共模辐射。
答：如果是单独的LCD，EMC测试中的脉冲群试验几乎是过不去的，特别是用耦合钳的时候，会够你受的了。如果是仪器中用到了LCD，就不难解决了，例如信号线的退耦处理，导电膏适当减小LCD入口的阻抗，屏表面加屏蔽导电丝网等。
答：话机种类可以理解为：无线手机、无绳电话等等。需要明确一下：话机的类型、主机工作频率范围以及机壳静电喷涂材料的类型：如铁磁类或非铁磁类导电材料以及导电率等 。
答1：对于模、数混合的PCB板，模、数、地建议分开，最后再同点接地，如用“瓷珠”或0欧电阻连接。高速的数据线最好有两根地线平行走，可以减少干扰。
答2：pour over all same net objects对信号的性能没有什么影响，只是对一些焊盘的焊接有影响，散热比较快。这样做对EMI应该是有好处的。增加焊盘与铜的接触面积。
答3：实心敷铜时选pour over all same net objects不会有副作用。应该选择为铺花焊盘而不是实心焊盘，因为实心焊盘散热快，可能导致回流焊时发生立碑的情况。
答：磁珠专用于抑制信号线、电源线上的高频噪声和尖峰干扰，还具有吸收静电脉冲的能力。
磁珠是用来吸收超高频信号，象一些RF电路，PLL，振荡电路，含超高频存储器电路（DDR SDRAM，RAMBUS等）都需要在电源输入部分加磁珠，而电感是一种蓄能元件，用在LC振荡电路，中低频的滤波电路等，其应用频率范围很少超过错50MHZ。
磁珠的功能主要是消除存在于传输线结构（电路）中的RF噪声，RF能量是叠加在直流传输电平上的交流正弦波成分，直流成分是需要的有用信号，而射频RF能量却是无用的电磁干 扰沿着线路传输和辐射（EMI）。要消除这些不需要的信号能量，使用片式磁珠扮演高频电阻的角色（衰减器），该器件允许直流信号通过，而滤除交流信号。通常高频信号为30MHz以上，然而，低频信号也会受到片式磁珠的影响。
要正确的选择磁珠，必须注意以下几点：
1、不需要的信号的频率范围为多少;
2、噪声源是谁;
3、需要多大的噪声衰减;
4、环境条件是什么（温度，直流电压，结构强度）;
5、电路和负载阻抗是多少;
6、是否有空间在PCB板上放置磁珠;
前三条通过观察厂家提供的阻抗频率曲线就可以判断。在阻抗曲线中三条曲线都非常重要，即电阻，感抗和总阻抗。总阻抗通过ZR22πfL()2+:=fL来描述。通过这一曲线，选择在希望衰减噪声的频率范围内具有最大阻抗而在低频和直流下信号衰减尽量小的磁珠型号。 片式磁珠在过大的直流电压下，阻抗特性会受到影响，另外，如果工作温升过高，或者外部磁场过大，磁珠的阻抗都会受到不利的影响。 使用片式磁珠和片式电感的原因： 是使用片式磁珠还是片式电感主要还在于应用。在谐振电路中需要使用片式电感。而需要消除不需要的EMI噪声时，使用片式磁珠是最佳的选择。
答：在PCB布线时应该注意不要有太长的平行走线，尤其是高速或高摆幅信号。如果无法避免，其间保持足够的距离或者添加地线隔离。受体积限制和抗干扰要求高的部位可用金属屏蔽合隔离。
答：这是很明显的EMC问题，车上电火花干扰，导致你的终端设备被干扰，这个干扰可能是辐射，也可能是传导到你的终端。
这个问题很多种原因：
1、接地问题，你的终端主板上地线的走线问题，布铜的情况
2、外壳的屏蔽问题，做好是金属外壳，将不是金属部分外壳用锡箔封上，可以一试
3、线路板的布局，电源部分和CPU部分尽量分开，电源部分走线要尽量粗，尽量短，布线规则很重要
4、线路板的层数比较重要，一般汽车上电子产品主板最好是至少4层板，两层板抗干扰可能较差
5、加磁环，你可以考虑在做试验时在电源线上套上磁环
当然可能还有很多别的解决方法，具体情况可能不一样，希望对你能够有所帮助
答：上拉是增加?q干扰能力的，一般取值Vcc/1mA10K；串联是阻尼用的，一般取33ohm 470ohm， 即当信号线上的脉冲频率较高时将会从线的一端反射到另一端，这将可能影响数据及有EMI，加串一个电阻在线中间将可有效控制这种反射。
答：你谈到的问题实在是太简单，没有办法给与你一个非常准确的答复，不过根据我个人的经验，给点思考的方法。
如果你能肯定是倍频，则主要对产生倍频的器件进行进行处理，这应该是有目标的，在处理是可以直接试一试，将产生倍频的器件进行一个简单的屏蔽（只需要用可乐罐做个屏蔽罩，关键是要注意接地。）在进行测试看看辐射值是否降低，如果降低则明确辐射的来源，在专门对其进行屏蔽处理。如果没有变化，则应重点考虑一下，露在外面的传输线，如果传输线能接地一定要接地，最好能采用屏蔽线试一试，看看有没有变化，以确认是否与传输线有关。最后就是箱体本身的屏蔽问题，这个问题比较复杂，而且成本较高，是在没有办法的情况才考虑解决的方式。这几种方式都尝试后，辐射值应该会降低的。
答： 和硬件方面沟通，可能要多下功夫，单纯软件很难解决。
答1：电源的质量差（负载能力），DA应该单独用一个电源。
答2：首先检查输出端接地是否良好，在将信号输出端口串BEAD试试。
答3：我认为你可以将其地用100M磁珠损号166M高频。
答：如你的热电偶的冷端接地(许多设备热电偶一端已接地)，而且测温零度以下，你最好还是用+/-电源。这是通常的做法。电源的纹波要好，但不一定正负对称，你可再加稳定的LDO实现。低频滤波对结果很有影响，但一级滤波应能满足，EMI部分要看你的应用环境。对多路测温，你可将多路器放在放大之前以降低成本。多路器应要差分输入，热电偶输入导线也应是热电偶型的，挺贵的。
EMI/EMC设计经典70问答，拿好不谢 Abstract view of the interior of a RF semi
答：下面是总结出来的一些针对于电子产品中的部分问题。
一般电子产品都最容易出的问题有：RE–辐射，CE–传导，ESD–静电。
通讯类电子产品不光包括以上三项：RE，CE，ESD，还有Surge–浪涌（雷击，打雷）
医疗器械最容易出现的问题是：ESD–静电，EFT–瞬态脉冲抗干扰，CS–传导抗干扰，RS–辐射抗干扰
针对于北方干燥地区，产品的ESD–静电要求要很高。
针对于像四川和一些西南多雷地区，EFT防雷要求要很高。
答：IC受到的电磁干扰，主要是来自静电（ESD）。解决IC免受ESD干扰，一方面在布板时候要考虑ESD（以及EMI）的问题，另一方面要考虑增加器件进行ESD保护。目前有两种器件 ：压敏电阻（Varistor）和瞬态电压抑制器TVS（Transient Voltage Suppressor）。前者由氧化锌构成，响应速度相对慢，电压抑制相对差，而且每受一次ESD冲击，就会老化， 直到失效。而TVS是半导体制成，响应速度快，电压抑制好，可以无限次使用。从成本角度看，压敏电阻成本要比TVS低。
答1：我觉得这个问题主要出在电路设计上，多半是电路的保护跟屏蔽做的不好，我现在的客户已经没有这方面的困惑了，他们现在有两部分电磁干扰现象，但基本都已经解决/bluetooth的电磁干扰，2 遥控器的电磁干扰，解决办法:第1项我还没找到答案，第2项增大遥控器的有效距离到5M。
答2：各功能模块在PCB上的分布很重要，在PCB Layer之前要根据电流大小，各部分晶体频率，合理规划，然后各部分接地非常重要，此为解决共电源和地的干扰。 根据实测，主要振荡源之间的空间距离对辐射影响很大，稍远离对干扰有明显降低，如空间不允许，有必要对其做局部屏蔽，但前提是在PCB同一块接地区内，然后对电源的出入口去耦，磁珠电容是不错的选择，蓝牙及GPS可印板电感。电源 DC/DC的转换频率选择也很重要，不要让倍频（多次谐波）与其他电路的频率（特别是接受）重合，有些DC/DC频率是固定的，加简单的滤波电路就可以。同频抑制是引起GPS接受和遥控接受灵敏度下降的主要原因。还有，接受电路的本振幅度要调的尽量小，否则会成为一个持续的干扰源。我们将蓝牙，GPS接受，另一个2.4GHz收发器，433M遥控接收均继承在一个盒子内，效果还不错，GPS接收灵敏度很高。
答：到底是EMI实验中24M超标还是做传导时24M超标，如果是前者的话就是辐射超标，若是后者则传导超标。
答1: 出现这中现象的可能性有：1、电机属于非阻性负载，所以电路中产生相位移动，导致控制不准；可以加电容过滤；2、一般双向可控硅控制大功率或大电流负载，采用过零导通，而不是调相，可减少EMC的影响。
答2:流移相调速很常用的，如果过零检测的硬件部分没问题的话，就要仔细改进软件的处理方式了，在一个周期内(50Hz 20mS)要处理两次可控硅的导通，检测到过零后的延迟输出时间决定你的移相角度，
主要要过下面几个标准：
GB/T 17626.12（IEC61000-4-12）电磁兼容试验和测量技术 振荡波抗干扰度试验
GB/T17626.2（IEC61000-4-2）电磁兼容试验和测量技术 静电放电抗干扰度试验
GB/T 17626.3（IEC61000-4-3）电磁兼容试验和测量技术 射频电磁场辐射抗干扰度测试
GB/T 17626.4（IEC61000-4-4）电磁兼容试验和测量技术 电快速瞬变脉冲群抗干扰度试验
GB/T 17626.5（IEC61000-4-5）电磁兼容试验和测量技术 浪涌冲击抗干扰度试验GB/T 17626.6（IEC61000-4-6）电磁兼容试验和测量技术 射频场感应的传导骚扰抗干扰度
答：这些标准都是EMC测试的一些基础标准，还需要结合你的产品确定具体指标。你的这些接口是通信接口，一般有标准电路。当单板原理图滤波设计、PCB的正确布局布线设计的时候，一般都可以通过测试，其他情况下需要增加EMC滤波、瞬态抑制器件，这需要结合具体接口分析。
答：如果一个电源层被分割成几个不同的电源部分，如有3.3V、5V等的电源，信号线最好不要同时出现在不同的电源平面上，即布线不能跨越分割电源之间的间隙，否则会出现不必要的EMC问题，对地也一样，布线也不能跨越分割地之间的间隙。
答1：可以在交流接触器线圈两端并联一电阻和电容串联的阻容吸收回路，电容的容量在0.01UF—0.47UF之间现在，耐压最好高于线圈额定电压的2－3倍，看这样行不行？
答2：这个应该是交流接触器动作时产生的EMC干扰所致。楼上朋友的阻容吸收是个不错的解决办法，同时也可以考虑在12V继电器的输出触点并联100P到47P的高压电容试试。
答3：在交流接触器加RC吸收是有效的。但是你还的检查你的电源回路，看看你的CPU电源走线是否太长，尽量在芯片的电源脚上并去偶电容，还有就是稳压部分也可以加LC吸收回路，尽可能的吸收来自电源的干扰。
答4：先不带负载看看是否有同样现象出现，分级判断排出问题。可先不接光藕，再不接继电器。如果不接光藕还是出现复位，查查硬件输出端口是否和复位有短路，如果没有复位，可以接光藕但不接继电器。还出现复位可能的情况是地线太细，复位脚的地离光藕太近而且远离电源，光藕的限流电阻太小，导致地电位瞬时抬高。布线时CPU要远离大电流的器件，地线采用星型单点接地。如果还是出现复位，就是继电器线圈和驰点电弧或大负载的变化引起的电磁干扰。可采取屏蔽和消除触点拉弧的一些方法来解决。多数情况是电源没处理好，地线或+5V线过长过细。CPU位置不合理
答：直流滤波器中使用的旁路电容是直流电容，用在交流条件下可能会发生过热而损坏，如果直流电容的耐压较低，还会被击穿而损坏。即使不会发生这两种情况，一般直流滤波器中的共模旁路电容的容量较大，用在交流的场合会发生过大的漏电流，违反安全标准的规定。
答：我们一般使用102高压瓷介电容。
答：是的，机壳要尽量严密，少用或不用导电材料，尽可能接地。
答：产品全部用金属外壳，如果接地不良当然不利于ESD的防护，但只要做好接地就不会有什么问题。至于如何接地就要看设备的具体情况了，如果是大型设备，可以通过设备直接接大地，效果当然会很理想的。
答：因为频谱分析仪是一种窄带扫频接收机，它在某一时刻仅接收某个频率范围内的能量。而静电放电等瞬态干扰是一种脉冲干扰，其频谱范围很宽，但时间很短，这样频谱分析仪在瞬态干扰发生时观察到的仅是其总能量的一小部分，不能反映实际的干扰情况。
答：将同轴电缆的外层（屏蔽层）剥开，使芯线暴露出来，将芯线绕成一个直径1~2 厘米小环（1~3 匝），焊接在外层上。
答：首先考虑屏蔽材料的选择问题，由于要屏蔽频率很低的磁场，因此要使用高导磁率的材料，比如坡莫合金。由于坡莫合金经过加工后，导磁率会降低，必须进行热处理。因此，屏蔽室要作成拼装式的，由板材拼装而成。事先将各块板材按照设计加工好，然后进行热处理，运输到现场，十分小心的进行安装。每块板材的结合处要重叠起来，以便形成连续的磁通路。这样构成的屏蔽室能够对低频磁场有较好的屏蔽效能，但缝隙会产生高频泄漏。为了弥补这个不足，在坡莫合金屏蔽室的外层用铝板焊接成第二层屏蔽，对高频电磁场起到屏蔽作用。
答：从电磁屏蔽的角度考虑，主要要考虑所屏蔽的电场波的种类。对于电场波、平面波或频率较高的磁场波，一般金属都可以满足要求，对于低频磁场波，要使用导磁率较高的材料。