晶振为什么要加电容？-toc" style="margin-left:40px;">为什么晶振要加电容？
晶振需要多少电容？
晶体振动与整个电路的匹配
为什么晶振并电阻？
晶振旁的电阻(并联串联)
并联M级电阻：
两个芯片能共用一个24个芯片吗？MHz的有源晶振
时钟电源滤波电路
晶振检查方法
为什么晶振不能放置？PCB边缘？
以下内容总结整理了大佬关于晶振的介绍。
一、
出处：有源or无源？这次不要错过
--------------------------------------------------------------------------------------------------------------------------------
二、
实际晶体振动是输出相同间隔的水柱，或者你按照固定间隔敲锣听到的声音。如果耳朵上有机械手表，听踩踏声。这是晶振输出的时钟节拍。
1、。 具体来说，晶体元件的负载电容是指在电路中跨接晶体两端的总外部有效电容。正常振荡所需的电容是指晶体振荡。一般外接电容，晶体振动两端的等效电容等于或接近负载电容。并非所有晶体振荡电路都需要与电容器相匹配。晶体的等效模型是否需要以振荡电路的形式来决定。
2、：晶体旁边的两个电容器接地， 实际上是电容三点电路的分压电容， 接地点是分压点。 以接地点即分压点为参考点， 相反，振荡引脚的输入和输出， 但从石英晶体两端的并联谐振回路来看， 形成正反馈，确保电路持续振荡
当然，你也可以这样理解：
晶体振荡器的标称值在测试过程中具有负载电容器的条件，振荡频率与标称值一致，即只有连接适当的电容器才能满足晶体振荡器的振荡要求，晶体振荡器才能正常工作。
————————————————
版权声明：本文为CSDN博主「【云轩】」遵循原创文章CC 4.0 BY-SA版权协议，请附上原始来源链接和本声明。
原文链接：硬件工程师成长之路(1)_云轩阁-CSDN博客_硬件工程师成长之路https://blog.csdn.net/weixin_44407238/article/details/112799416
/h2>
这要根据晶振的规格和电路中的因素来确定，同是16MHZ的晶体谐振器，其负载电容值有可能不一样，如10PF，20PF负载电容值是在其生产加工过程中确定的，无法进行改变。购买晶振时应该能得到准确的规格书。
晶振在电路中使用时，应满足CL=C+CS.
CL为规格书中晶振的负载电容值，C为电路中外接的电容值（一般由两颗电容通过串并联关系得到），CS为电路的分布电容，这和电路的设计，元器件分布等因素有关，值不确定，一般为3到5PF。
所以根据以上公式就可以大概推算出应该使用的电容值，而且这一电容值可以使晶振工作在其标称频率附近。
如：我用的430的单片机，8M晶振，配的是12pF的电容，其实容量的大小没必要多准确，几皮法到十几皮法都可以的。（但是如果注重功耗的话，是不可以这样选的）
出处：晶振的匹配电容和电阻怎样选择晶振的匹配电容与电阻_百度知道
一般接crystal内部的芯片电路，原理上就是一个非门电路，非门在微观电路上可以看成一个增益个别大的放大器，接一个电阻，你可以看作是反馈电阻，它的作用是让震荡器更加稳定的工作。
这个电阻是为了使本来为逻辑反相器的器件工作在线性区, 以获得增益, 在饱和区是没有增益的, 而没有增益是无法振荡的. 如果用芯片中的反相器来作振荡, 必须外接这个电阻, 对于CMOS而言可以是1M以上, 对于TTL则比较复杂, 视不同类型(S,LS…)而定. 如果是芯片指定的晶振引脚, 如在某些微处理器中, 常常可以不加, 因为芯片内部已经制作了, 要仔细阅读DATA SHEET的有关说明。
一个晶振电路在其输出端串接了一个22K的电阻，在其输出端和输入端之间接了一个10M的电阻，这是由于连接晶振的芯片端内部是一个线性运算放大器，将输入进行反向180度输出，晶振处的负载电容电阻组成的网络提供另外180度的相移，整个环路的相移360度，满足振荡的相位条件，同时还要求闭环增益大于等于1，晶体才正常工作。
晶振输入输出并上电阻作用是产生负反馈，保证放大器工作在高增益的线性区，一般在M欧级，输出端的电阻与负载电容组成网络，提供180度相移，同时起到限流的作用，防止反向器输出对晶振过驱动，损坏晶振。
和晶振串联的电阻常用来预防晶振被过分驱动。晶振过分驱动的后果是将逐渐损耗减少晶振的接触电镀，这将引起频率的上升，并导致晶振的早期失效，又可以讲drive level调整用。用来调整drive level和发振余裕度。
Xin和Xout的内部一般是一个,反相器是不能驱动晶体震荡的.因此,在反相器的两端并联一个电阻,由电阻完成将输出的信号反向 180度反馈到输入端形成负反馈,构成负反馈放大电路.。
1.配合IC内部电路组成负反馈，移相，使放大器工作在线性区。
2.降低谐振阻抗，使谐振器易启动。
3.电阻取值从100k-20M都可以正常起振，但会影响脉宽比。
串联K级电阻作用：
1.和晶振串联的电阻常用来预防晶振过驱，限制振荡幅度。
并联在晶振上的两颗电容一般取值为20-30pf左右，主要用于微调频率和波形，并影响幅度。
可以这样用，没有问题是否要隔离，看这两个芯片是否隔离的。如果两个芯片本来就是隔离的，两个芯片很难共用一个时钟信号，需要加驱动，用高频变压器隔离。
中间最好加一级缓冲隔离用非门之类的即可。
有源晶振和无源晶振不同多数有源晶振只有一根输出线，但驱动能力强，把它和各种芯片的时钟输入脚连在一起即可，不过要注意：某些芯片的时钟必须是方波，有些要正弦波，记得按芯片的数据表来选对应的有源晶振。
单片机接晶振的引脚一般是2根，一根是输入，另一根是输出当共用晶振时，并不是2根并接的。而很多初学者错误地认为2根晶振并接，当然不对。无源晶振的接法是一个引脚与CPU的输入相接，另一个引脚与CPU的输出相接。而有源晶振则只要把晶振的输出接到CPU输入端就可。共用晶振时，其余的CPU只要把输入脚并接(实际产品中则必须用个门电路隔离，但逻辑上还是并接)，接到有源晶振的输出或第一个CPU的输出端。
原文出处
现象描述：
某塑料外壳产品，带一根Ｉ/Ｏ 电缆，在进行 EMC 标准规定的辐射发射测试时发现辐射超标，具体频点是 160 MHz。需要分析其辐射超标的原因，并给出相应对策。
原因分析：
该产品只有一块 PCB，其上有一个频率为 16MHz 的晶振。由此可见，160MHz 的辐射应该与该晶振有关（注意：并不是说辐射超标是晶振直接辐射造成的，可能是倍频产生的）。
思考与启示
（１） 高 dU/dt 的印制线或器件与参考接地板之间的容性耦合，会产生 EMI 问题，敏感印制线或器件布置在 PCB 边缘会产生抗扰度问题；
（２） 杜绝高 dU/dt的印制线或器件放置在PCB 的边缘，如果设计中由于其他原因一定要布置在 PCB 边缘，那么可以在晶振印制线边上再布一根工作地（GND）线，并注意一定要在包地线上间隔一段距离就打过孔，把晶振部分围起来，如下图示意
其理论依据同：由于金属的静电等势性，可以有效屏蔽外电场的电磁干扰。法拉第屏罩无论被加上多高的电压内部也不存在电场。而且由于金属的导电性，即使笼子通过很大的电流，内部的物体通过的电流也微乎其微。在面对电磁波时，可以有效的阻止电磁波的进入。 由于法拉第屏罩的静电屏蔽原理，在汽车、飞机等交通工具中的人是不会被雷击的。同样，也是因为法拉第屏罩的原理，有金属外皮的同轴电缆也可以不受干扰地传播讯号。如果电梯内没有中继器的话，那么当电梯关上的时候，里面任何电子讯号也收不到。为防止干扰，一些精密仪器需放在笼内才可进行运作或量测。或者也可以再开一个洞，例如金属机身构造的的智能手机。
（３） 消除一种误解：不要认为辐射是由晶振直接造成的，事实上晶振个体较小，它直接影响的是近场辐射（表现为晶振与其他导体（如参考接地板）之间形成的寄生电容），造成远场辐射的直接因素是电缆或产品中最大尺寸与辐射频率波长可以比拟的导体；
（4）此外，将晶振外壳接地可以在一定程度上减少这种干扰叠加到系统上。
《PCB电磁兼容技术——设计实践》.pdf-嵌入式文档类资源-CSDN下载