为什么要上拉?or下拉?
在数字逻辑电路中,信号要么是0,要么是1。因此,数字电路的设计简单可靠。
通常,电压5v(或者接近5V)代表 on 开启状态代表高电平,对应状态 1。用电压0v (或者接近0v)代表off关状态,代表低电平,对应状态0。
有的开发板是基于3、3V所以用3.3V高电平。
想象一下,如果线路中的电压处于不确定状态(),然后我们说它的电压是浮动的,它会随着时间的推移而变化和跳动,很容易受到外部环境的影响。。
但是程序必须严格准确,所以。
我们可以,这就是。
上拉电阻
,请注意,电路中没有电路,因此不会有压降Input端仍然是高电平),为。,R2 电阻大,压降大,所以后面Input。
所以,可以通过Input判断终端的电平S2是否按下。
数字电路中使用的上拉电阻比下拉电阻多。
下拉电阻
作用:
在上图中,我们需要判断input是高电平还是低电平引脚。
当,Input接收两个电阻GND,是 。 当, 5V ,S2 , R2 ,GND而这条路导通Input接在R2的前面,所以会得到。
所以,我们可以通过来。
如果,那么,,。
- 不确定信号通过电阻钳位置在高电平,电阻同时限流;
- 下拉是通过电阻钳将不确定信号低电平。
二、应用
- 对于,如果电路系统系统上电后无效,将使用;假设能量信号用于控制电机,如果悬挂,信号线可能会被其他噪声干扰,误触发为高电平,导致电机意外旋转,这当然是不希望的,此时可以增加下拉电阻
- 对应,对,如果上电后复位无效,应使用。
拉电阻作为输出会涉及到更多的知识点,但其本质功能也是夹住电平,最常见的输出拉电阻出现在(Open Collector,OC)或(Open Drain,OD)结构的引脚。
我们有很多芯片输出引脚(Output Push-Pull),如下图所示(还有一种反输出结构,本质上是一样的):
推拉输出结构
引脚的特点是:无论引脚输出高电平H还是低电平L都有很强的驱动能力(输入或输出电流能力)!
当推拉输出结构的控制信号为低电平时L”时,Q1截止Q2导通,电流I1由电源VCC经负载RL与三极管Q2流向公共地,我们称此电流为灌电流(Sink Current),即将外部电流灌入芯片,如下图所示:
相应地,当推拉输出结构的控制信号为高电平时H”时,Q1导通Q2截止,电流I1由电源VCC经三极管Q1与负载RL流向公共场所的电流称为拉电流(Source Current),也就是说,芯片内部可以向外提供的电流(所以称为源电源),从另一个角度来看,外部电路可以从芯片中带走多少电流,如下图所示: