[答 ]
- 阻抗匹配信号线；
- 与其他信号线隔离；
- 对于数字高频信号，差分线效果会更好。
[答] 过孔对于低频信号来说并不重要，高频信号可以尽量减少过孔。若线路较多，可考虑多层板。
[答] 去耦电容器需要在适当的位置添加适当的值。例如，添加到您的模拟器件的供电端口，并需要使用不同的电容值来过滤不同频率的杂散信号。
[答] 布局合理，功率线功率冗余充足，高频阻抗阻抗，低频布线简单。
[答] 盲孔或埋孔是提高多层板密度、降低层数和板面尺寸的有效方法，大大降低了镀层通孔的数量。
但相比之下，通孔在工艺上实现得很好，成本也很低，所以通孔在一般设计中使用。
[答] 假如你有高频>20MHz信号线，长度和数量更多，所以至少需要两层来模拟高频信号。一层信号线，一层大面积，信号线层需要打足够的穿孔到地面。这样做的目的是：
- 模拟信号提供了完整的传输介质和阻抗匹配；
- 地平面将模拟信号与其他数字信号隔离；
- 地回路足够小，因为你打了很多过孔，地又是一个大平面。
[答] 首先，您所谓的信号输入插件是模拟设备吗？如果是模拟设备，建议您的电源布局不要影响模拟部分的信号完整性。因此，有几点需要考虑：
- 首先，您的稳压电源芯片是否相对干净，纹波小。模拟部分的电源对电源的要求相对较高；
- 在高电路设计中，建议将模拟部分和数字部分的电源分开；
- 对数字部分的供电需要考虑尽量减少对模拟电路部分的影响。
[答] 到目前为止，还没有定论。一般情况下，您可以查阅芯片手册。
ADI所有的混合芯片手册都推荐你接地方案，有的推荐公地，有的推荐隔离地。这取决于芯片设计。
[答] 差分线计算思路：如果您传输一个正弦信号，当其传输波长的一半时，相位差为180度，则两个信号完全抵消。
所以这时的长度差是定值。以此类推，信号线差值一定要小于这个值。
10、[问] 高速蛇形走线适合这种情况？有什么缺点，比如差分走线，要求两组信号正交？
[答] 由于不同的应用场合，蛇形线具有不同的功能：
- 如果计算机板中出现蛇形布线，主要起到滤波电感和阻抗匹配的作用，提高电路的抗干扰能力。计算机主板中的蛇形布线主要用于一些时钟信号，如PCI-Clk,AGPCIK,IDE,DIMM等信号线。
- 若一般普通PCB除滤波电感外，板内还可作为收音机天线的电感线圈等。.4G的对讲机中就用作电感。
- 对某些信号布线长度的要求必须严格等长，高速数字PCB板的等线长度是保持每个信号的延迟差在一定范围内，以确保系统在同一周期内读取的数据的有效性（当延迟差超过一个时钟时，下一周期的数据将被误读）。
- 如INTELHUB架构中的HUBLink，共13个，233MHz绕线是消除时滞造成的隐患的唯一解决办法。一般要求延迟差不超过1/4小时周期，单位长度的线延迟差也固定。延迟与线宽、线长、铜厚、板层结构有关，但线长会增加分布电容和分布电感，降低信号质量。
- 所以时钟IC引脚一般接；" 端接，但蛇形走线并非起电感的作用。相反地，电感会使信号中的上升沿中的高次谐波相移，造成信号质量恶化，所以要求蛇形线间距少是线宽的两倍。信号的上升时间越小，就越易受分布电容和分布电感的影响。
- 蛇形走线在某些特殊电路中起着分布参数的作用LC滤波器的作用。
[答] 好的EMI/EMC 设计必须在布局开始时考虑设备的位置， PCB 叠层布置，重要的在线行走方式， 设备的选择等。 例如，时钟生成器的位置尽量不接近外部连接器，高速信号尽量进入内层，注意特性阻抗匹配和参考层的连续性，以减少反射，设备推动的信号的斜率(slew rate)尽量减少高频成分，选择去耦合(decoupling/bypass)注意其频率响应是否符合要求，以降低电源层噪声。
此外，注意高频信号电流的回流路径，使回路面积尽可能小（即回路阻抗）loop impedance 尽量减少辐射， 也可以通过分割地层来控制高频噪声的范围，适当选择PCB 与外壳的接地点。
[答] 这个问题需要考虑很多因素，比如PCB根据这些参数建立的各种材料参数、传输线模型、设备参数等。
阻抗匹配通常根据制造商提供的数据进行设计。
[答] 一般不建议这样使用。这样使用会比较复杂，很难调试。
[答] 0402常用于手机；0603常用于普通高速信号模块；根据包装越小，寄生参数越小。当然，不同制造商的相同包装在高频性能上有很大差异。
建议您在关键位置使用高频专用元件。
[答] 这个要综合考虑．在首先考虑布局的情况下，考虑走线。
[答] 需要注意的是，您的层设计是如何将信号线、电源线、地面和控制线划分为每个层。
一般原则是模拟信号和模拟信号至少要保证一层单独。还建议使用单独的电源层。
[答] 多层板首先可以提供完整的地平面，还可以提供更多的信号层，方便布线。
对于CPU为了控制外部存储器件的应用，应考虑交互频率。如果频率较高，则必须保证完整的地面平面，并保持信号线等长。
[答] 这很难区分，只能通过PCB布线尽量减少布线引入的额外噪声。
[答] 300MHz电源线需要根据电流的大小来确定线宽，混合信号PCB一般不使用线，而是使用整个平面，以确保电路电阻，信号线下有一个完整的平面。
[答] PCB主要有三个方面：
- 加热电子元件；
- P c B发热本身；
- 从其它部分传来的热量。
在这三个热源中元器件的发热量，是主要热源，其次是PCB板产生的热，外部传入的热量取决于系统的总体热设计，暂时不做考虑。
那么热设计的目的是采取适当的措施和方法降低元器件的温度和PCB板的温度，使系统在合适的温度下正常工作。
主要是通过减小发热，和加快散热来实现。
[答] 这个问题很好，很难说有一个简单的比例关系，因为他两的模拟不一样。一个是面传输一个是环状传输。
可以在网上找一个过孔的阻抗计算软件，然后保持过孔的阻抗和传输线的阻抗一致就行。
[答] 一般来讲，就铺一个完整的地就可以了。
[答]
- 几个ADC尽量放在一起，模拟地数字地在ADC下方单点连接；
- 取决于MUX与ADC的切换速度，一般ADC的速度会高于MUX，所以建议放在ADC下方。
当然，保险起见，可以在MUX下方也放一个磁珠的封装，调试时视具体情况来选择在哪进行单点连接。
[答] 不是很清楚您的问题。对于混合系统肯定会有几种类型的地，总是会在一点将其连接一起，这样做的目的是等电势。大家需要一个共同的地电平做参考。
[答] 模拟电路和数字电路要分开区域放置，使得模拟电路的回流在模拟电路区域，数字的在数字区域内，这样数字就不会影响到模拟。
模拟地和数字地处理的出发点是类似的，不能让数字信号的回流流到模拟地上去。
[答] 模拟电路对地的主要要求是，完整、回路小、阻抗匹配。数字信号如果低频没有特别要求；如果速度高，也需要考虑阻抗匹配和地完整。
[答] 要根据具体的应用和针对什么芯片来设计。
[答] 在射频电路里尽量使用一样的。
[答] 高频电路设计要考虑很多参数的影响，在高频信号下，很多普通电路可以忽略的参数不能忽略，因此可能要考虑到传输线效应 。
[答] 高速PCB，少打过孔，通过增加信号层来解决需要增加过孔的需求。
[答] 可以参考：0.15×线宽(mm)=A,也需要考虑铜厚。
[答] 不需要这样做，但模拟电路和数字电路要分开放置。
[答]不要超过两个过孔。
[答] 模拟电路如果匹配合理辐射很小，一般是被干扰。干扰源来自器件、电源、空间和PCB；数字电路由于频率分量很多，所以肯定是干扰源。
解决方法一般是，合理器件的布局、电源退偶、PCB分层,如果干扰特点大或者模拟部分非常敏感，可以考虑用屏蔽罩 。
[答] 一般来说要分析寄生参数对于电路性能的影响．如果影响不能忽略，就一定要考虑解决和消除。
[答] 多层板布局时，因为电源和地层在内层，要注意不要有悬浮的地平面或电源平面，另外要确保打到地上的过孔确实连到了地平面上，是要为一些重要的信号加一些测试点，方便调试的时候进行测量。
[答] 可以让信号线离的远一些，避免走平行线，通过铺地或加保护来起到屏蔽作用，等等。
[答] 很难，因为你各种信号线在双层布局已经差不多了。
[答] 厚度在作阻抗匹配时比较重要，PCB厂商会询问阻抗匹配是在板厚为多少时进行计算的，PCB厂商会根据你的要求进行制作。
[答] 要看寄生电容对信号是否有不可忽略的影响．如果不可忽略，那就要重新考虑。
[答] 如果想用一个LDO来为数字和模拟提供电源，建议先接模拟电源，模拟电源经过LC滤波后，为数字电源。
[答] 模拟VCC经过LC滤波后得到数字VCC，模拟地和数字地间用磁珠。
[答] 一般需要注意：所有布线包括周围的器件摆放、地平面都需要对称。
[答] 的方法是屏蔽，阻止外部干扰进入。电路上，比如有INA时，需要在INA前加RFI滤波器滤除RF干扰。
[答] 这个快速集成电路芯片是什么芯片？如果是数字芯片，一般不用考虑。
如果是模拟芯片，要看传输线效应是否大到影响芯片的性能 。
[答] 如果内部有完整的地平面和电源平面，则顶层和底层可以不敷铜。
[答] 你可以采用Multisim软件来仿真电阻电容效应。
[答] 要看是什么器件．而且器件的阻抗一般在数据手册上给出，一般和引脚粗细关系不大。
[答] 可以通过走蛇形线来解决等长的问题，现在大多数的PCB软件都可以自动走等长线，很方便。
[答] 芯片内部的地管脚都是连接在一起的。但是在PCB板上仍然需要连接。
理想的单点接地，应该是要了解芯片内部模拟和数字部分的连接点位置，然后把PCB板上的单点连接位置也设计在芯片的模拟和数字分界点。
[答] 如果是低速数字信号，应该问题不大。否则肯定会影响信号的质量。
[答] 低频的模拟信号是不需要匹配的，射频的模拟信号当然也要考虑匹配问题。
[答] 一般来讲，都会铺完整的地平面。除非是一些特殊的情况，比如板子的模拟部分和数字部分是明显分开的，可以很容易地区分开。
[答] 磁珠的等效电路相当于带阻限波器，只对某个频点的噪声有显著抑制作用，使用时需要预先估计噪点频率，以便选用适当型号。
对于频率不确定或无法预知的情况，磁珠不合。0欧电阻相当于很窄的电流通路，能够有效地限制环路电流，使噪声得到抑制。
电阻在所有频带上都有衰减作用(0欧电阻也有阻抗)，这点比磁珠强。铜皮类似于0ohm电阻。)
[答] 数字地与模拟地要单点接地，否则数字地回流会流过模拟地对模拟电路造成干扰。
[答] 要从运放的几个接口入手，输入端要防止空间耦合干扰和PCB串扰（布局改善）；电源需要不同容值去耦电容。测试可以用示波器的探头测试上面说的位置，判断出干扰从何而来。
PWM信号如果是通过低通滤波变成直流控制电压的话，可以考虑就进做滤波，或者并联对地一个小电容，让PWM的波形变圆，减少高频分量。
[答] 如果速度大于100MHz，则一根信号线上的过孔不要超过两个，过孔不能太小，一般，10个mil的孔径即可。
[答] 过孔少是针对信号线，如果是地的过孔，适当的多一些会减少地回路和阻抗。放的原则是就进器件。
[答] 平行等长;
[答] 并行走线要注意线与线的间距，防止串扰发生。
[答] 不知道您的模拟信号的频率多高，如果不高则不需要阻抗匹配。阻抗匹配可以用一些仿真软件计算PCB的阻抗。例如AppCAD。器件的阻抗可以通过手册查询。
[答] 不是．要尽量减少过孔的使用，在不得不使用过孔时，也要考虑减少过孔对电路的影响。
[答] 单端和差分信号在跨越地平面后都得回流回去，如果回流绕很大圈才回去，一样会感应更多的干扰进来，如果差分线上的噪声一样，则会彼此抵消，所以是有一定道理的。
[答]高速设计不用分数字地和模拟地。
[答] 参考0.15×线宽(mm)=A，这时电流。设计时候不能用熔断电流做预算。这样就是铜线的截面积。
[答] TVS管，保险丝这些在电源上是必须的。信号的话，看情况也得加TVS管，及二极管来保护模拟电路输入出现大电压的情况。
[答] 从阻抗匹配的角度，这两种线都可以做成匹配的弯角。但是圆角可能不好加工。
[答] 不好，会引入更多寄生参数。
[答] 一般仪放芯片资料会有推荐的Layout的方法及图，可以参考。保证引线短和粗是必须的。选用贴片低的电阻还是直插高的电阻哪种好，得看具体调试的结果。
[答] 布局布线都手动完成。
[答] 目前较多采用的高频电路板基材是氟糸介质基板，如聚四氟乙烯(PTFE)，平时称为特氟龙，通常应用在5GHz以上。做板时跟PCB厂商说明即可。
[答] 一般情况，对于电源产生部分，要用10u和0.1u的电容去耦，要同时考虑高频和低频的去耦；对于其他原件一般都是用0.1u的电容在电源部分去耦。
[答] 不同的材质的ＰＣＢ的寄生参数不同，可以根据你使用的寄生参数建立模型来计算。
[答] 一定要用共面波导或者微带线的阻抗仿真计算。
[答] 高频信号匹配好会减少反射，同样也会减少辐射。
[答] 一般可以根据参考设计来设计．由于电流较大，可能需要一定数量的Via。
[答] 考虑共轭匹配，将阻抗的虚部抵消。
[答] 分布方法，较高，但比较复杂；集总方式相对简化，但有一定误差。
[答] 一般来讲只是为了提高连通性的话，应该对分别没有太多要求。
[答] 一般来讲寄生电感和电容对中频电路的影响较小，可以忽略．只要保证不引入大的寄生电容和电感值就行了。
[答] 减少干扰的原则是：
- 减少辐射端；
- 加强被干扰的隔离、屏蔽和退偶；
纹波减少的原则也是：
- 减少开关电源的纹波输出；
- 足够的退偶滤波；
[答] 看你的设计了。原则是保证模拟信号线和模拟地有单独两层。
[答] 磁珠主要是起到隔离高频噪声的作用，不同的磁珠滤波频率不同，所以要根据板上噪声的情况来选择合适的器件。
[答] 既要考虑传输线效应，又要考虑寄生效应，还有EMI的问题。
[答] 布线不怕长，就怕不对称或者有比较大的差，这样容易因为时延造成错误的逻辑。
[答] 可以在一个平面上多个电压，注意之间隔离开。也可以把重要的电源单独走一层，这样保证它不受其他电源干扰。
[答] 等长可以保证阻抗匹配，但是不等距实际上对差分匹配也有影响，需要仿真测试。
[答] 对于主控制器，主要传输数字信号，所以模拟和电源部分应远离控制器；对于减小电磁干扰，需要注意匹配，去耦，布局布线，分层等问题，建议参考一些资料。
[答] 这是一个一般性原则，沿的速度取决于器件输出口的速度。如果太慢会影响判决。再快了芯片工艺达不到了。
[答] 一般会使用磁珠。
[答] 有些PCB软件可以做一些走线检查和完整性分析，例如cadence。
[答] 这要看串联电阻的作用，有的是起到限流作用的，有的可能是做阻抗匹配。
[答] 您所谓的高速脉冲串，无非就是不同频率的干扰信号，采用不同值的电容退偶。
[答] 高频电路对PCB材料有要求．在高频下要考虑传输线效应。
[答] 频率较低场合，需要考虑信号线的宽度和电流的承载能力的关系，高频时，需要考虑匹配等长等问题。
[答] 这个问题比较宽泛，很难一两句话说清楚。
[答] 因为驱动器端可以调整输出相位差，PCB布局好了再调整就很难了，接收端直接输入了，无法调整。
[答] 驱动端有些芯片有调整功能，PCB线设计好不容易改了，接受端直接输入一般都没有时延调整的功能。
[答] 意味着寄生电容小，然而对于信号线特征阻抗的设计时对介电常数是有要求的，不能一概而论。
[答] 晶振与MCU应尽量靠近，用短的直线连接。
[答] 可以考虑加调制器LDO产品稳定电源，或者考虑适当的去耦电容滤除纹波。
[答] 电源当然可以铺平面。若不能铺平面，电源线要尽量粗。
[答] 如果能保证一面是全地平面的话，可以只铺一层。
[答] 如何需要综合考虑以上指标，建议做整体的电路仿真和调试，寄生效应会影响仿真效果，需要进行反复验证和尝试。