5.将程序下载到模拟器中，以全速运行程序。
6.现象：DA705 传感器输入信号转换(IN0～IN7)输入信号，同
用手(或障碍物)遮挡光电开关(SB03-1k) 头，DA102 六位动态数码管显示
管道显示相应的数字(代表组)，即(0~7)。
7.也可以使用编译生成的可执行文件ISP烧录器烧录到89S52芯片中运行(ISP使用烧录器
查看附录1)。
实训三十九 USB2.0 通信调试培训 ISP1581 1E12ADXRHE A0ADT 2122 0AT4DA0 OTGNDE TET1DATAS 2910 436DATA1USP1S OWIROIDD UEAW2ATADKP 1187 TAD4E2P42UKWAA6 DREQACKD NATAD3TI 5116 I3ATU_TADBS82N45 4A15A1ATADDT 4DATCSA 3141 101 52D4ATA_BSSC64U 26C AT21TDDA31AA ATA5WDR/)D(R 1121 011 USR267_DDATA54B 52C DATA1110ATAD /DAWAD6STR 190 110 U_RS78T6AA4BW2D 2C4 ATDATA9AD8 ALE/A07ATAD 87 LA9249DAT7EA 56pF2C3 ATADDTA7A6 DADAT8A0 56 08AD0DAT530A TADA4ATD5A 19AADTDA 43 1D1315ATA9DA A3ATA2ATDD AA2DDTA10 21 5ATA102D2DA32 1AADTA0TAD 3ADATA11D 33DA3DA3T51A1 6DJ 21ADATAD4 TA42A5A4D134D D3J A513DTAAD 3A55AD55T1D3A 15.K AATDAD614 3 AD83ATA546D61 T7DDAAA15 R7 2 7AA155TA397DD 4AD/S0BUH 1 5.1K IOWD CCV 1IDWO5 041 DIOR 6R C22 R1ODI4 .1k02 2DJ SCKDTREEA 5.k6 101TSDACKR3 k15. DEQRERRF 3 DE1Q82R 0R12R1 TOEUPR 5R 2 17T1EO 5.k1 4EDH0MO k1 1 3VVCH3C. 5k1. ORDRADEI/YY 1CV1CR 22 9R DGNCAS0 R4 183 DS1DNGC 011DkJ 1761 .k51 QGDINTRND 4261 3 8R GDDADN2 3216 3R 2 ED0MD/NDAG1OD OH04AD/M .k51 O3024AM/20HD 1 AD/FNO_SUBGDD0NC CVC B/D1SU9A410H 031301303104014011401041 D1EMO R2 4H0EDOM9 12C7161CC054CC111CC311C1 p02F 3C 0.27uF0 )HM21XTAL1VCC(3.3z 1C CC63.4HV360V (3C3)1XVC. B850.2USHVCC3.3V VC(3.1R3)C pF20 1M C2 CC43.33VVH H)I2LATXELD.3S(CC3V HV53VCC35739. VNGCCD(3)3. R610 3CV3C4V4H2. D 3(ACCV3.)D .63VC4H3C3V -CC(5.DD0)-V CCV522 50R1 USBV SB_V1UCCU1 k1 SUB 76 DD AA 000111341013044410 SVBU 45 DD AA R13 0912 32 DD AA CC7CC46C58C9 8117 k5.6 10 DD AA 1516 DSRUBU_RWS_B 3411 41R SUSPTSR 2111 7JD _USBNIT 901 CUSB_VC2 KWEUPVBUAS 78 0 BELASCSU_ 5191234867 56 D N CCGV 43 1CVC 21 JD5 D4J
一、实训目的
1.了解 USB2.0 协议。
2.熟悉 USB2.0 设备接口芯片 ISP1581 使用方法。
3.理解 USB2.0 通信程序的过程可以编写通信程序。
二、原理图
图 39-1 DA502 USB/CAN 总线、USB2.0 模块
三、培训原则及说明
1.USB 的简介
USB(即 Universal Serial Bus)它是一种通用串行总线。随着计算机的广泛应用，人们对串行
对交通提出了更高的要求。开发一种与低速和高速相兼容的技术，为用户提供共享
可扩展、使用方便的串行总线已成为许多制造商的共同目标。为了实现整个计算机系统中的总线之一
致性，发布了一种叫做通用计算机串行技术的规范 USB。各种类型 USB 产品陆续推
出，USB 通信的优点越来越广泛的被人们所熟知。除了省去在安装中复杂的设定外，它还大大的
简化了 PC 外壳后面凌乱的连接电缆和连接端口。它还具有一系列的便利性：
(1)即插即用特性，具有自动检测功能，无需考虑系统资源是否存在冲突；
(2)可扩展到 127 外部设备足以解决同时连接各种设备的问题；
(3)支持热拔插，也就是外围设备的插入与拔取无须关闭电源；
(4)安装简单，使用方便。
2.USB 总线介绍
USB 总线有 4 主要部分构成：
(1)主机和设备:这是 USB 系统中的主要部件；
(2)物理构成:指 USB 元件的连接方法；
(3)逻辑构成:不同 USB 从主机和设备的角度来看，组件的角色和责任，USB
总线呈现的结构；
(4)客户软件与设备功能接口的关系。
USB 如图所示 39-2 所示：
图 39-2 通信模型层次关系图
USB 系统中主机的每个层次都对应设备的相应层次，通过逻辑通道连接，客户软
设备的接口模块可以通过逻辑连接直接控制。
USB 总线有 4 控制传输、中断传输、批量传输和同步传输是一种数据传输方式。
(1)控制传输:主要用于主机将命令传输给设备和设备，将状态返回主机。任何一个 USB 设
必须支持与控制类型对应的端点 0。
(2)中断传输:用于支持意外需要少量数据通信但服务时间有限的设备。中断传输
键盘、鼠标键盘、鼠标和游戏杆。
(3)批量传输:用于传输大量数据而不需要严格的周期和传输速度。批量传输方
公式不能保证传输速率，但可以保证传输的可靠性。当出现错误时，发送方将被要求重新发送。
(4)同步传输:需要恒定速率。同步传输的传输和接收方必须确保传输速度
率匹配，否则会导致数据丢失。
3.USB 的电气特性
USB 通过四线电缆传输信号和电源 39-3 两条线用于发送信号。
数据传输率：一是 USB 将高速信号的比特率定为 12Mbps，二是低速信号传输模式定义为 1.5Mbps。
图 39-3 USB 的电缆
低速模式需要更少 EMI 保护 USB 自动动态切换主线传输。
由于使用过多的低速模式会降低总线的利用率，因此该模式只支持有限的低带宽设备。
调制后与差分数据一起传输，时钟信号转换为 NRZI 代码，并填充比特以确保转换
连续性，同步信号附在每个数据包中，以恢复原始时钟信号。
电缆中包括 VBUS、GND 为设备提供电源的两条线。VBUS 使用 5V 电源。USB 要求电缆长度
它很宽，最长可以是几米。选择合适的导线长度，以匹配指定的长度 IR drop 以及其他特征，如设置
能源预算和电缆适应性。确保足够的输入电压和终端阻抗。重要的终端设备应位于电缆中
尾部。检测终端是否连接或分离，并区分高速或低速设备。
4.总线协议
USB 主机控制端口初始化所有数据传输，是一种轮讯方式的总线。
每条总线最多可以传输三个数据包。按照传输前制定的原则，每次传输开始时，主机
控制器发送一个描述传输运作的种类、方向、USB 设备地址和终端号 USB 数据包，这个数据包
通常称为标志包。USB 解码后，设备从数据包的适当位置取出自己的数据。数据传输的方向不是
从主机到设备，从设备到主机。在传输开始时，标志包将标记数据的传输方向，然后发送端
开始发送包含信息的数据包或表示没有数据传输。接收端还应相应发送握手数据包，表示是
否成功传输。发送端与接收端之间 USB 主机与设备端口之间的数据传输可视为通道。
有两种渠道：流量和信息。没有流量数据 USB 定义的结构，通道和数据带宽，传输
服务类型，端口特性。大多数通道都在 USB 设备设置完成后存在。USB 缺失控制通道属于缺失控制通道
设备一开始就存在消息通道，为设备的设置、查询和输入控制信息提供入口。
事务预处理允许控制一些数据流通道，防止硬件级缓冲区的高估或低估
据估计，数据的传输速度是通过发送不确认的握手信号来阻止的。如果总线有空，则发送不确认信号时，
数据传输将再次进行。该流控机制允许灵活的任务安排，使不同性质的流通道同时正常工作
这样，各种流通通常可以在不同的间隔工作，传输不同大小的数据包。
5.USB 设备数据流
主机和数据控制信号 USB 有两种通道可以交换设备：单向和双向。USB 数据传输是
主机软件和一个 USB 在设备的指定端口之间。这种主机软件和 USB 设备端口之间的连接称为通道。
总的来说，各通道之间的数据流动是相互独立的。一个指定的 USB 设备可有许多通道。
6.USB 设备的枚举过程
要主机识别一个 USB 设备必须经过枚举的过程，主机使用总线枚举来识别和管理必要的设备
状态变化，总线枚举的过程如下：
(1)设备连接。USB 设备接入 USB 总线。
(2)设备上电。USB 设备可以使用 USB 总线供电也可以使用外部电源供电。
(3)主机检测到设备，发出复位信号。设备连接到总线后，主机通过检测设备(在总线的
上拉电阻)从而检测到有新的设备连接并获释该设备是全速设备还是低速设备，然后主机向该端
口发送一个复位信号。
(4)设备缺省状态。设备只有在接收到一个从主机发送来的复位信号后，才可以对总线的
处理操作作出响应。设备接收到复位信号后，就使用缺少地址(00H)来对其进行寻址。
(5)地址分配。当主机接收到有设备对缺少地址(00H)的相应的时候，就对设备分配一个
空闲的地址，设备以后就只对该地址进行响应。
(6)读取 USB 设备描述符。主机读取 USB 设备描述符，确认 USB 设备的属性。
(7)设备配置。主机依照读取的设备进行配置，如果设备所需 USB 资源得以满足，就发送
配置命令给 USB 设备，表示配置完毕。
(8)挂起。为了节省电源，当总线保持空闲状态超过 3ms 以后，设备驱动程序就会进入挂
起状态。挂起状态时设备的消耗电流 500uA。当被挂起时，USB 设备保留了包括其地址和配置住
处在内的所有内部状态。
完成了以上几步工作后，USB 设备就可以使用了。在枚举的过程中，设备不一定要求进入挂
起状态。
7.USB 2.0 的介绍
USB 2.0 是在 USB1.1 的基础上发布的一种高速 USB 通信方式的协议。最高可以达到 480MB/S
是 USB1.1 的 40 倍。
8.ISP1581 的概述
ISP1581 是一种价格低、功能强的通用串行总线(USB)接口器件，它完全符合 USB 2.0 规
范，并为基于微控制器或微处理器的系统提供了高速 USB 通信能力。ISP1581 与系统的微控制器
/微处理器的通信是通过一个高速的通用并行接口来实现的。
ISP1581 支持 USB 2.0 系统动作的自动检测。USB1.1 的返回工作模式允许器件在全速条件下
正常工作。ISP1581 是一个通用的 USB 接口器件，它符合现有的大多数器件的分类规格。内部通
用 DMA 模块使得数据流很方便的集成。另外，多种结构的 DMA 模块实现了海量存储的应用。这种
实现 USB 接口的标准组件使得使用者可以在各种不同类型的微控制器中选择出一种最合适的微
控制器。通过使用已有的结构和减少固件上的投资缩短了开发时间、减少了开发风险和费用。从
而用最快捷的方法实现了最经济的 USB 外设的解决方案。
ISP1581 可理想地用于许多外设，例如：打印机、扫描仪、MO、CD、DVD 和 Zip/Jaz 驱动器、
数码相机、USB 和以太网的链接、电缆和 DSL 调制解调器等等。另外 ISP1581 所具有的低挂起功
耗还可以满足 ACPITM，OnNOWTMT 和 USB 电源管理的要求。
此外，ISP1581 内部还集成了许多特性，包括 SoftConnectTM、低频晶体振荡器和集成电路
终止寄存器。所有这些特性都为系统大大节约了成本，同时使强大的 USB 功能很容易地用于 PC
机外设。
9.ISP1581 的功能描述
ISP1581 是一个高速 USB 器件控制器。它实现了 USB2.0/1.1 物理层和数据协议层的任务，
并且实现了连同端点 EP0 设置(用于访问设置缓冲器)在内的 16 个 USB 端点的共同协作。USB
chapter 9 的有关 USB 协议的处理是由外部固件完成的。
ISP1581 有一个快速通用接口，利用它可以实现与大部分类型的微控制器/处理器的通信。
这个微控制器的接口由管脚 BUS_CONF,MODE1 和 MODE0 共同设置，适用于大部分类型的接口。
ISP1581 内部含有两种总线结构配置，上电时由 BUS_CONF 输入管脚进行选择：
通用处理器工作模式(选择目标寄存器)
断开总线工作模式(BUS_CONF=0)
ISP1581 和外部存储器或外部设备之间的高带宽的数据传输是通过集成的 DMA 控制器来完成
的。通过“写”对应的 DMA 寄存器来配置 DMA 接口。
ISP1581 支持高速 USB2.0 和全速 USB1.1 信道，USB 信道速度的检测是自动完成的。
(7)设备配置。主机依照读取的设备进行配置，如果设备所需 USB 资源得以满足，就发送
配置命令给 USB 设备，表示配置完毕。
(8)挂起。为了节省电源，当总线保持空闲状态超过 3ms 以后，设备驱动程序就会进入挂
起状态。挂起状态时设备的消耗电流 500uA。当被挂起时，USB 设备保留了包括其地址和配置住
处在内的所有内部状态。
完成了以上几步工作后，USB 设备就可以使用了。在枚举的过程中，设备不一定要求进入挂
起状态。
7.USB 2.0 的介绍
USB 2.0 是在 USB1.1 的基础上发布的一种高速 USB 通信方式的协议。最高可以达到 480MB/S
是 USB1.1 的 40 倍。
8.ISP1581 的概述
ISP1581 是一种价格低、功能强的通用串行总线(USB)接口器件，它完全符合 USB 2.0 规
范，并为基于微控制器或微处理器的系统提供了高速 USB 通信能力。ISP1581 与系统的微控制器
/微处理器的通信是通过一个高速的通用并行接口来实现的。
ISP1581 支持 USB 2.0 系统动作的自动检测。USB1.1 的返回工作模式允许器件在全速条件下
正常工作。ISP1581 是一个通用的 USB 接口器件，它符合现有的大多数器件的分类规格。内部通
用 DMA 模块使得数据流很方便的集成。另外，多种结构的 DMA 模块实现了海量存储的应用。这种
实现 USB 接口的标准组件使得使用者可以在各种不同类型的微控制器中选择出一种最合适的微
控制器。通过使用已有的结构和减少固件上的投资缩短了开发时间、减少了开发风险和费用。从
而用最快捷的方法实现了最经济的 USB 外设的解决方案。
ISP1581 可理想地用于许多外设，例如：打印机、扫描仪、MO、CD、DVD 和 Zip/Jaz 驱动器、
数码相机、USB 和以太网的链接、电缆和 DSL 调制解调器等等。另外 ISP1581 所具有的低挂起功
耗还可以满足 ACPITM，OnNOWTMT 和 USB 电源管理的要求。
此外，ISP1581 内部还集成了许多特性，包括 SoftConnectTM、低频晶体振荡器和集成电路
终止寄存器。所有这些特性都为系统大大节约了成本，同时使强大的 USB 功能很容易地用于 PC
机外设。
9.ISP1581 的功能描述
ISP1581 是一个高速 USB 器件控制器。它实现了 USB2.0/1.1 物理层和数据协议层的任务，
并且实现了连同端点 EP0 设置(用于访问设置缓冲器)在内的 16 个 USB 端点的共同协作。USB
chapter 9 的有关 USB 协议的处理是由外部固件完成的。
ISP1581 有一个快速通用接口，利用它可以实现与大部分类型的微控制器/处理器的通信。
这个微控制器的接口由管脚 BUS_CONF,MODE1 和 MODE0 共同设置，适用于大部分类型的接口。
ISP1581 内部含有两种总线结构配置，上电时由 BUS_CONF 输入管脚进行选择：
通用处理器工作模式(选择目标寄存器)
断开总线工作模式(BUS_CONF=0)
ISP1581 和外部存储器或外部设备之间的高带宽的数据传输是通过集成的 DMA 控制器来完成
的。通过“写”对应的 DMA 寄存器来配置 DMA 接口。
ISP1581 支持高速 USB2.0 和全速 USB1.1 信道，USB 信道速度的检测是自动完成的。
控制器已经将所有的数据从通信端点的缓冲区中读出或者把所有的数据写入到端点缓冲区之后，
数据被清除。缓冲区也可通过置位控制功能寄存器的 CLBUF 位强制清空。8k 字节的 RAM 也可充
当缓冲区使用。
6)软件连接
设备与 USB 的连接是通过一个 1.5kΩ 的上拉电阻将 D+线(对于全速 USB 器件)置为高来实
现的。在 ISP1581 中，RPU 和 VCCA(3.3)之间连接了一个 1.5kΩ 的外部上拉电阻。上拉电阻再经
RPU 与 D+线相连，此时方式寄存器的 SOFTCT 被置位，从而实现了软件连接。在一个硬件复位发
生后，上拉电阻默认为断开(SOFTCT=0)。SOFTCT 位的值仍保持不变。
7)微控制器/处理器接口和微控制器/处理器的管理器
微控制器接口可以实现其自身与大部分微控制器的直接连接。上电时，通过 BUS_CONF,MODE1
和 MODE0 对接口进行设置。
BUS_CONF 设为 1，微控制器接口为通用处理器模式，在这种模式下，AD[7:0]是 8 位地址总
线，DATA[15:0]是独立的 16 位数据总线。BUS_CONF 设为 0，接口为断开总线模式，这时 AD[7:0]
为本地微处理器总线(多路复用地址/数据)，DATA[15:0]只作为 DMA 总线使用。
MODE0 设为 1，读和写选通信号为 RD 和 WR(8051 类型)。MODE0 为 0，R/W 和 DS 为方向和数
据选通信号。
MODE1 为 0 时，ALE 将 AD[7:0]复用的地址锁存。MODE1 为 1 时，A0 用来指示传送的地址或
数据。MODE1 只用在断开总线模式：在通用处理器模式下将它与 VCC(5.0)(逻辑 1)相连。
8)DMA 接口和 DMA 控制器
DMA 模块可以细分成两部分：DMA 控制 DMA 接口。
固件通过“写”DMA 命令寄存器来启动一次 DMA 传送。命令操作码决定 DMA 的传送方式：通
用 DMA，PIO，MDMA 或 UDMA。由于控制器和 USB 内核使用的是同一个 FIFO(内部 RAM)，DMA 控制
器接收到 DMA 命令后，可直接控制数据从内部 RAM 传送到外部 DMA 设备或从外部 DMA 设备传送给
内部 RAM。
DMA 接口的配置包括 DMA 时序和 DMA 握手。数据传送通过 DIOR 和 DIOW 选通信号或 DACK 和
DREQ 握手信号来实现。通过“写”DMA 配置寄存器来决定不同的 DMA 配置。
对于基于 IDE 的存储接口来说，用到的 DMA 模式有 PIO(并行 I/O)，MDMA(多字 DMA：ATA)，
和 UDMA(增强 DMA：ATA)。
对于通用 DMA 接口来说，用到的 DMA 模式有通用 DMA(从机)模式和 MDMA(主机)模式。
9)系统控制器
系统控制器控制实现 ISP1581 的 USB 低功耗工作模式。在“重新开始”信号的唤醒到来之前，
它控制锁定写通道，对寄存器进行“写”保护，直至向“解锁器件”寄存器写入解锁代码。
10.运行模式
ISP1581 有两种总线配置方式，由上电时 BUS_CONF/DA0 来决定：
总线断开模式(BUS_CONF=0)：多路复用 8 位地址/数据总线和单独的 8 位/16 位 DMA 总线。
通用处理器模式(BUS_CONF=1)：单独的 8 位地址和 16 位数据总线。
11.ISP1581 固件编程指南
1)固件编程简介
ISP1581 是一种高速通用串行总线(USB2.0)接口器件，它为各种范围的微控制器提供了灵
活的接口。这些高速微控制器接口增加了系统的数据吞吐量，简化了处理器的应用。
本文简要描述了在带有 16 位数据总线的通用处理器接口上如何实现 ISP1581 硬件和固件的
应用。要注意的是，本文在这里描述的相关硬件不同于 ISP1581 的断开总线工作方式下的硬件，
不要将两者混淆。
2)ISP1581 微控制器接口信号
ISP1581 与微控制器接口提供了灵活的配置。对于大多数的微处理器都不要固定的逻辑。
下面的两张表列出了 ISP1581 引脚的典型连接。
表 1 微处理器接口信号连接
ISP1581 信号 微处理器 注释
AD[0]1 不连接 16 位总线上 AD[0]必须与 ISP1581 的地相连
AD[7：1]2 地址总线 7 到 1 —
CS 系统译码芯片选择器 必须用在对 16 位存储单元的访问中
DATA[15：0]3 16 位数据总线 —
DS / WR WR 写选通
微控制器任意中断输入 —
INT RD 读选通
(R/W) / RD
表 2 直接存储器存取(DMA)
ISP1581 信号 DMA 控制器 注释
DREQ4 DMA 请求输入 —
DACK5 DMA 应答输出 —
DIOR DMA 读信号 当 DMA 控制器和微控制器使用同一个读选通信
号将它与 ISP1581 的 RD 短接
DIOW DMA 写信号 当 DMA 控制器和微控制器使用同一个写选通信
号将它与 ISP1581 的 WR 短接
EOT DMA 传输结束输出 —
16 位的接口要求能对所有地址进行访问。因此，AD[0]不连接时一些固件要利用这一位来产
生混淆字校正代码。AD[7：0]在通用处理器模式下用作地址总线，在断开总线模式下用作复用地
址/数据总线，微控制器利用它来控制 ISP1581。DATA[15：0]在通用处理器模式下用作 DMA 总线
和系统总线，通过它来控制 ISP1581。但是，在断开总线模式下 DATA[15：0]仅用作 DMA 总线。
ISP1581 的 DMA 核可用作 DMA 主机和 DMA 从机，取决于开始的操作码(DMA 命令寄存器，地
址 30H)。DREQ 和 DACK 一直保持高阻态直至执行完成 DMA 命令。当 ISP1581 工作在 DMA 的 ACK
模式，读和写信号都必须为高。ISP1581 通过上电复位时评估引脚电平来确定操作码。
表 3 建立配置
ISP1581 信号 复位时的信号电平 配置
BUS_CONF 1 通用微处理器接口：16 位数据总线和 8 位地址线 1
MODE0 1 ISP1581 通过检测 RD 来“读”，检测 WR 来“写”
ALE 1 若 ALE 未用，置为低
12. 初始化寄存器
固件必须对 ISP1581 的寄存器初始化来配置 I/O 口的信号电平以满足系统设置的要求。
下面的几张表列出了 ISP1581 的方式寄存器、中断配置寄存器、DMA 配置寄存和 DMA 硬件寄
存器的一般初始化方法。
表 4 方式寄存器(0CH)
寄存器位 寄存器位符号 ISP1581 信号 注释
(Hex)
CLKAON 无对应的信号 0—在挂起状态下关掉时钟来降低功耗
0C.7 GLINTENA INT 1—全局中断使能
0C.3
0C.2 WKUPCS CS 和 WAKEUP 1— CS 有效，将 ISP1581 从挂起状态唤醒(在 WAKEUP
0C.1 PWROFF SUSPEND 下所有的设置不变)
1— 挂起状态 SUSPEND 引脚为高，唤醒时为低
0C.0 SOFTCT RPU 0—唤醒到来时 SUSPEND 引脚产生一个脉冲，其他时
间仍然保持低电平
0— RPU 引脚上的 1.5kΩ 电阻与内部 D+断开
1— RPU 引脚上的 1.5kΩ 电阻与内部 D-相连
(USB1.1 全速功能)
表 5 中断配置寄存器(10H)
寄存器位 2 寄存器位 ISP1581 注释
(Hex) 符号 信号
10.1 INT 1—中断发生时在 INT 引脚上产生一个脉冲
INTLVL 0—只要在任何中断事件等待处理，中断处于有效状态
10.0 INT 1—INT 保持不变，中断到来时变为高
INTPOL 0—INT 保持不变，中断到来时变为低
表 6 DMA 配置寄存器(38H)
寄存器位 2 寄存器位符号 ISP1581 信号 注释
(Hex)
DIS_XFER_ EOT 1—DMA 计数器禁止，DMA 传输的终止完全取决于传输
39.7 CNT 终止(EOT)信号的有效
DREQ 和 BACK 决定 DREQ 信号的握手信号
39.6 到 4 BURST[2:0] DIOR,DIOW 决定是否使用 DIOR 或 DIOW，它们如何协同 DACK 工
39.3 到 2 MODE[1:0]
BUS_CONF 1 通用微处理器接口：16 位数据总线和 8 位地址线 1
MODE0 1 ISP1581 通过检测 RD 来“读”，检测 WR 来“写”
ALE 1 若 ALE 未用，置为低
12. 初始化寄存器
固件必须对 ISP1581 的寄存器初始化来配置 I/O 口的信号电平以满足系统设置的要求。
下面的几张表列出了 ISP1581 的方式寄存器、中断配置寄存器、DMA 配置寄存和 DMA 硬件寄
存器的一般初始化方法。
表 4 方式寄存器(0CH)
寄存器位 寄存器位符号 ISP1581 信号 注释
(Hex)
CLKAON 无对应的信号 0—在挂起状态下关掉时钟来降低功耗
0C.7 GLINTENA INT 1—全局中断使能
0C.3
0C.2 WKUPCS CS 和 WAKEUP 1— CS 有效，将 ISP1581 从挂起状态唤醒(在 WAKEUP
0C.1 PWROFF SUSPEND 下所有的设置不变)
1— 挂起状态 SUSPEND 引脚为高，唤醒时为低
0C.0 SOFTCT RPU 0—唤醒到来时 SUSPEND 引脚产生一个脉冲，其他时
间仍然保持低电平
0— RPU 引脚上的 1.5kΩ 电阻与内部 D+断开
1— RPU 引脚上的 1.5kΩ 电阻与内部 D-相连
(USB1.1 全速功能)
表 5 中断配置寄存器(10H)
寄存器位 2 寄存器位 ISP1581 注释
(Hex) 符号 信号
10.1 INT 1—中断发生时在 INT 引脚上产生一个脉冲
INTLVL 0—只要在任何中断事件等待处理，中断处于有效状态
10.0 INT 1—INT 保持不变，中断到来时变为高
INTPOL 0—INT 保持不变，中断到来时变为低
表 6 DMA 配置寄存器(38H)
寄存器位 2 寄存器位符号 ISP1581 信号 注释
(Hex)
DIS_XFER_ EOT 1—DMA 计数器禁止，DMA 传输的终止完全取决于传输
39.7 CNT 终止(EOT)信号的有效
DREQ 和 BACK 决定 DREQ 信号的握手信号
39.6 到 4 BURST[2:0] DIOR,DIOW 决定是否使用 DIOR 或 DIOW，它们如何协同 DACK 工
39.3 到 2 MODE[1:0]
图 39-4 固件结构
表 8 固件结构
文件名 功能
Kernel.c 循环扫描 USB 事件：启动设备和系统的工作
Isr.c 中断服务程序：对中断进行判定并将事件信息传递给其它的程序
Charp9.c 包含标准 USB 命令，用于在设备和主机之间建立一个基本连接
Vendor.c 包含厂商定义命令，处理厂商请求
Init.c 初始化单片机和 ISP1581 芯片
工作流程:
USB 主机和设备之间的数据流动方式有很多种。我们将数据流动的路径称为‘管道’。在
ISP1581 采样测试软件中，用到了以下几种类型的管道。
USB 控制传输的控制管道(又称缺省管道)
Bulk-IN 和 Bulk-OUT 数据管道
ISO-IN 和 ISO-OUT 数据管道
控制管道由 SETUP、控制 OUT 和控制 IN 端点组成。其它管道只有一个端点，每一个端点对
应一个方向。
USB 主机通过控制管道利用 Setup 命令来设立和控制数据管道中的数据流。一个命令的传输
分为三个分阶段：设定阶段、数据阶段(包含了附加的命令参数或其它信息)以及状态阶段。
SETUP 包的内容是一个由主机发送的批量数据传输请求命令，该命令由厂商定义的，主机发
送一个控制 OUT 包，给定了要发送的数据字节数。设备必须配合 DMA 将传输数据保存在本地存储
器中。命令和命令成功执行后的状态。在主机和设备双方约定好后就可以启动 Bulk-OUT 传输了。
(1)获取状态 Get Status(00H)
Get Status 请求要求接收方返回一个相应的状态。设备返回 16 位的状态描述。具体的工作
流程如图 4 所示。
获取设备的状态
当 Get Status 的索引为设备时，主机获取设备的状态。如果请求是对器件，MCU 必须向主
机返回器件状态。如对于具有远程遥控和自供电能力的系统，返回数据应该是 0x0003。
返回值信息如下：
Bit0：自供电(0：总线供电；1：自供电)
Bit1：远程唤醒(0：不支持远程唤醒；1：支持远程唤醒)
Bit2..Bit15：保留(复位为 0)
获取接口的状态
接口状态的 16 位字节全部保留，所以返回 0x0000 就可以了。
获取端点的状态
一个端点有输入和输出两个端点。这里使用了索引的 Bit7 来标识要求返回的端点地方向，
Bit7=1 为返回输入端点的状态，Bit7=0 为返回输出端点的状态。返回值信息如下：
Bit0：Halt(0：端点允许；1：端点禁止)
Bit1..Bit15：保留(复位为 0)
图 39-5 Get Status 工作流程
(2)清除特性 Clear Feature(01H)
Clear Feature 用来清除或禁止设备一个特定的特性。当接收到 Clear Feature 的请求后，
设备就执行相应的操作，并返回一个空的数据为表示执行完毕，如果 Clear Feature 请求的特性
不能清除或根本不存在就发一个停止(STALL)的握手。图图 39-6 为 Clear Feature 的工作流程。
图 39-6 为 Clear Feature 的工作流程
Clear Feature 的功能有两个，分别对应前面的 USB 特性选择符。当设备请求的值为 1 时，
清除设备的远程唤醒功能；当设备的值为 0 时，清除索引号对应的输入或输出端点的禁止功能，
恢复其使用权。
(3)设置特性 Set Feature(03H)
Set Feature 用来设置或允许一个特性。Set Feature 与 Clear Feature 是两个相反的动作，
同样当接收到 Set Feature 请求后，设备就执行相应的操作，并返回一个空的数据为表示执行完
毕，如果 Set Feature 请求的特性不能清除或根本不存在就发一个停止(STALL)的握手。
Set Feature 的功能有两个，分别对应前面的 USB 特性选择符。当设备请求的值为 1 时，设
置设备的远程唤醒功能；当设备请求的值为 0 时，禁止索引号对应的输入或输出端点的使用权。
例如：如果特征选择器是 0(意味着对端点的的使能)，D12 指定的端点必须通过“D12 设置端点
状态”命令停止。
Set Feature 的工作流程图
图 39-7 Set Feature 工作流程
(4)设置地址 Set Address(05H)
在 USB 设备枚举的时候，主机会分配一个新的地址给设备以取代默认得地址(默认地址为 0)。
当设备接收到这一设备请求的时候，要做的事情就是把设备的当前地址改为分配的地址，以让设
备对新的地址作出响应。请注意此设置地址请求含数据阶段，MCU 需要向主机写一个零长度的数
据包作为应答阶段。
图 39-8 Set Address 的工作流程图
(5)获取描述符 Get Descriptor(06H)
Get Descriptor 是主机用来获取 USB 设备相对应的描述符的一个请求。在这里设备请求值
的高 8 位为要求获取得描述符的类型，设备按照请求类型返回相应的描述符。如果存在描述符，
MCU 必须返回指定的描述符。首先，MCU 将确定描述符类型请求是用于器件还是配置。如果是器
件，那么发送器件描述符的前 16 字节，在下一个 IN 令牌里再发送剩余的 2 个字节。控制返回字
节的长度是因为控制缓冲区只有 16 字节的存储区。
MCU 设置寄存器 bEPPflags.bits.control_state 的状态以指示传输规格的位置。
图 39-9 Get Descriptor 工作流程图
(6)设置描述符 Set Descriptor (07H)
这是一个可选的请求，这里固件就没有使用到，因为使用的单片机无法更新自己 ROM 里的内
容。如果设备支持这一请求，就更新存在地描述符或添加新的描述符。
(7)获取配置信息 Get Configuration(09H)
Get Configuration 获取当前的配置信息。如果设备已经配置，则返回信息为当前的配置值
(一个字节)。否则返回为 0，表示设备还没有配置。
Get Configuration 工作流程
图 39-10 Get Configuration 工作流程图
(8)获取接口信息 Get Interface(0AH)
Get Interface 用于返回当前的接口号。返回信息为一个字节，当接口不存在时设备返回
STALL。
(9)设备接口 Set Interface(0BH)
Set Interface 用于设备支持多接口的时候，主机用来选择一个接口。选择正确设备发送个
空的数据为表示执行完毕，当接口不存在时，设备返回 STALL。
(10)同步帧 Synch France(0CH)
Synch France 是用来设置和报告一个端点的同步帧。在同步传输中才使用，如果设备不支
持这个请求，则返回一个 STALL。
14.ISP1581 的操作过程
(1)ISP1581 上电后的设置过程
初始化 ISP1581 特殊寄存器
1) 设置模式寄存(0CH)
2) 设置中断配置寄存(10H)
3) 设置中断使能寄存器(14H)
初始化 ISP1581 端点
1)选择端点索引(2CH)
2)设置端最大包字节数(04H)
3)选择端点索引(2CH)
4) 设置端点类型(08H)
设置默认地址有效(00H)
设置 softconnect 有效(0CH)
正常枚举
(2)ISP1581 的读写操作过程
发送数据
1)选择端点索引(2CH)
2)写入发送数据缓冲区字节数据寄存器(1CH、1DH)
3)写入发送数据(20H)
4)等待发送完毕标志
接收数据
1) 选择端点索引(2CH)
2) 读取接收数据缓冲区字节数寄存器(1CH、1DH)
3) 读取接收数据(20H)
四、实训模块
DA001 MCS51 主机、DA502 USB/CAN 总线、USB2.0 模块(实训时固定在 DA502 上)、DA701
电源模块。
五、实训步骤
1.用 8P 扁平数据排线将“DA001 MCS51 主机”的 P0.0～P0.7(JD1 口)连接到“DA502 USB/CAN
总线”的 JD1 口，用导线将“DA001 MCS51 主机”的 P3.7、P3.6、P3.5、P3.4、P3.2、P1.1、P1.2、
P2.7、ALE 分别连接到“DA502 USB/CAN 总线”的 KZ1、KZ2、KZ3、KZ4、KZ6、KZ8、KZ7、KZ9、
KZ10,“DA502 USB/CAN 总线”上“USB2.0 模块”的 JD1 短路帽接在 1-2，JD2、JD3 短路帽均接
在 2-3，JD5 的短路帽不接，“DA001 MCS51 主机”的 EA 接高电平(即短路帽接在 EA 与+5V 上)，
按钮打在“一般”状态，用 USB 线将上位机与“DA502 USB/CAN 总线”相连接。
2.接上各模块的电源。
3.将“89S52”单片机插到“DA001 MCS51主机”上的40P锁紧插座中(注意方向)，再将编译
生成的可执行文件用ISP烧录器烧录到89S52单片机中运行(ISP烧录器的使用查看附录1)。
4.现象：运行程序，电脑上的任务栏会出现发现新硬件，并自动弹出找到新的硬件向导对话
框。具体步骤及现象如下：
选择“从列表或指定位置安装(高级)(S)”，然后点击“下一步”；选择“在搜索中包括这
个位置(0)”，并点击浏览：
弹出浏览文件夹对话框如下：找到 USBPACK 2.0 驱动程序(如 X：\THETDA-3 型实训程序\39
USB 2.0\ USBPACK 2.0 驱动程序\ ISP1581(USB2.0))点击确定，然后点击“下一步”；选择列表
中的硬件，点击下一步：
向导正在安装软件：
单击“完成”，任务栏中会出现新硬件已安装并可以使用了。
打开“USBPACK 2.0”软件，点击开始，此时“当前速率”、“平均速率”、“最大速率”均有
显示值，“已传输字节数”在不断的增加，“已用去时间”开始计时，具体见下图。
实训四十 单端输入放大电路
一、实训目的
了解放大电路的工作原理。
二、原理图
V2-1 2 k10 1k0 3 1V2+ 4R 1 RP6 +V21 1k0 8IN414 7 R6 4D 7 U41A7 A1U74 .1uF0 8414NI84N14I OTU k01 3 1C 2D1D kIC21 6OU3T 7R P5 NI CI1 1k10k0 62 5R 451 2 IN 2R3R 4P 415 4I48N1 D3 1k0 -70D k013PR 2 V-21 8 PR1 V2112- 1k0 7 3 21 6 3 3 RP5 5 3 1 4 3 V-21 3 V-12 UOT 2 21V21+ NDG P100R4k 1 12 NI 30P 2Rk001P JD1 C3 P30 2C
图 40-1 DA703 单端输入放大电路
三、实训模块
DA305 可调电压、DA701 电源模块、DA703 单端输入放大电路。
四、实训步骤
1.接上各模块的电源。
2.调零：将一级运放和二级运放放大倍数调整到最大(逆时针)，然后反复调节“一级运放
调零”电位器，使U2的6脚电压为零，反复调节“二级运放调零”电位器，使输出端OUT为零。
3.限幅：用导线将“DA305 可调电压”的输出端V0UT与“DA703 单端输入放大电路”的输入
端IN连接，“DA703 单端输入放大电路”的输入端GND连接“DA305 可调电压”的GND，调节“正
限幅调整”电位器，设定输出最大正电压；用导线将“DA305 可调电压”的输出端V0UT与“DA703
单端输入放大电路”的输入端GND连接，“DA703 单端输入放大电路”的输入端IN连接“DA305 可
调电压”的GND上，调节“负限幅调整”电位器，设定输出最大负电压。(用万用表监测“DA703 单
端输入放大电路”的输出端OUT)
4.放大：在“DA703 单端输入放大电路”的输入端IN输入一定的电压值，调节一级运放和二
级运放的放大倍数，用万用表监测“DA703 单端输入放大电路”的输出端OUT的电压值，比较两
个电压值的大小。
实训四十一 时钟与三级伪码发生电路
一、实训目的
1.了解多种时钟信号的产生方法。
2.掌握用数字电路产生伪随机码的实现方法。
3.了解 PCM 编码中的收、发帧同步信号的产生过程。
二、实训原理
时钟信号乃是数字通信各级电路的重要组成部分，在数字通信电路中，若没有时钟信号，则
电路基本工作条件将得不到满足而无法工作。
(一)电路组成
时钟与三级伪码发生电路是供给Δ M、FSK 等实训所需时钟和基带信号，图 41-1 是时钟与三
级伪码发生电路原理图，由以下电路组成：
1.内时钟信号源。
2.多级分频及脉冲编码调制系统收、发帧同步信号产生电路。
3.三级1 伪随机序列码产生电路。2 3 4
U 1C 64k
74LS04
U 1A +5V 2048k +5V U2 +5V U3 56 32k +5V U4 D
74LS04 74LS161 74LS161 16k
U 6B 13 10 9 9 U 1D 74LS161 U1F 2k
D 74LS74 8 2 LD LD 74LS04
12 1 CLK 9 CLK 9 LD 74LS04
12 D PRE Q 7 CLR CO 2 CLR CO 98 2 CLK
R1 11 CLK 10 PE 15 P 128k 1 PE 15 1 CLR CO 15 13 12
C1 1k J1 3 TE 7 TE U 1E 7 PE
0.01uF 4096k CLR Q 4 P1 Q1 1024k 10 P1 Q1 14 74LS04 10 TE U9F 1k
5 P2 Q2 512k 3 P2 Q2 13 3 P1
R2 6 P3 Q3 4 P3 Q3 12 11 10 4 P2
1k P4 Q4 14 5 P4 Q4 11 5 P3
13 6 6 P4 Q1 14 13 74LS04
12 Q2 13
11 Q3 12 12
Q4 11
8k
U 9E Q 8k
43 +5V 74LS04 10 U 8C 8k
74A LS10
U 1B C9 +5V 11 P 8k C
74LS04 680p F 9
U 9A U 9B U 9C U 9D 3 U 8B 10 8
C 74LS04 74LS04 74LS04 74LS04 4 74A LS10 11
5
1 23 45 69 8 6
C10
220p F
U 8A
74LS10
1
12 2
13
+5V
U 7A
74LS86
1
3
2 D1
C LK -IN PN LED(R)
B C6 C7 C8 C11 B
+5v +5v 0.1uF 0.1uF 0.1uF 0.1uF
U 5A U 5B U 6A
74LS74 74LS74 74LS74
14 R0
13 10 680
14
2 D PRE Q 5 12 D PRE Q 9 2 D PRE Q 5
3 CLK 11 CLK 3 CLK
CLR Q 6 CLR Q 8 CLR Q 6
+5v +5v +5v
A Title A
图 41-1 DA901 时钟与三级伪码发生电路原理图
Size Number Revision
(二)电路工作原理 A4 7-Nov-2012 Sheet of
E:\1.10.03.11\2.工作\49.2012劳动部无线电赛项\DTHraEwTnDBAy-:3型开发资料\10.THETDA-3型发裁判资料\THETDA-3型实训模
Date:
File:
1234
1.内时钟信号源
内时钟信号源电路由晶振 J1，电阻 R1 和 R2，电容 C1，非门 U1A，U1B 组成，若电路上电后，
在 U1A 的输出端输出一个比较理想的方波信号，输出振荡频率为 4.096MHz，经过 D 触发器 U6B
进行二分频，输出为 2.048MHz 方波信号。
2.三级基准信号分频及 PCM 编码调制收发帧同步信号产生电路
该电路的输入时钟信号为 2.048MHz 的方波，由可预置四位二进制计数器(带直接清零)组
成的三级分频电路组成，逐次分频变成 1k 方波，U2、U3、U4 的第二引脚为各级时钟输入端，输
入时钟分别为 2.048MHz、P128kHz、8kHz，由第一级分频电路产生的 P128kHz 窄脉冲和由第二级
分频电路产生的 8kHz 窄脉冲进行与非后输出，即为 PCM 编译码中的收、发分帧同步信号 P8k。
3.伪随机码发生器电路
伪随机序列，也称作 m 序列，它的显著特点是：(a)随机特性；(b)预先可确定性；(c)可
重复实现。
本电路采用带有两个反馈的三级反馈移位寄存器，示意图见图 41-2 所示。若设初始状态为
111(Q2Q1Q0=111)，则在 CP 时钟作用下移位一次后，由 Q1 与 Q0 模二相加产生新的输入 Q=Q0○+
Q1=1○+ 1=0，则新状态为 Q2Q1Q0=011。当移位二次时为 Q2Q1Q0=001；当移位三次时为 Q2Q1Q0=100；
移位四次后为 Q2Q1Q0=010；移位五次后为 Q2Q1Q0=101；移位六次后为 Q2Q1Q0=110；移位七次后
为 Q2Q1Q0=111；即又回到初始状态 Q2Q1Q0=111。该状态转移情况可直观地用“状态转移图”表
示。见图 41-3。
图 41-1 左下图是实训系统中伪随机序列码发生器电路原理图。从图中可知，这是由三级 D
触发器和异或门组成的三级反馈移存器。在测量点 PN 处的码型序列为 1110010 周期性序列。若
初始状态为全“零”则状态转移后亦为全“零”，需增加 U8A 三输入与非门“破全零状态”。
时钟 输出 11 0 11 1
10 1 01 1
Q2 Q1 Q0
01 0 00 1
+ 10 0
图 41-2 具有两个反馈抽头的伪随机序列码发生器 图 41-3 状态转移图
三、实训模块
DA701 电源模块、DA901 时钟与三级伪码发生电路。
四、实训步骤
电路通电后，用 20MHz 双踪示波器观察以下各点波形。在 PN 观察点观察三级伪随机码时，
需在 CLK-IN 接入时钟方波。
实训四十二 Δ M 增量调制编码
一、实训目的
1.掌握增量调制编码的基本原理，并理解实训电路的工作过程。
2.了解不同速率编码，以及低速率编码时的输出波形。
二、实训原理
(一)电路组成
图 42-1 是增量调制编码器实训结构框图，图 42-2 是电路原理图。
图 42-1 增量调制编码器实训结构框图
(二)电路工作原理
1.增量调制的基本工作原理
众所周知，增量调制是由 PCM 发展而来的模拟信号数字化的一种编码方式，它是 PCM 的一种
特例。增量调制编码基本原理是只用一位编码，这一位码不是表示信号抽样值的大小，而是表示
抽样幅度的增量极性，即采用一位二进制数码“1”或“0”来表示信号在抽样时刻的值相对于前
一个抽样时刻的值是增大还是减小，增大则输出“1”码，减小则输出“0”码。输出的“1”、“0”
只是表示信号相对于前一时刻的增减，不表示信号的绝对值。所以 CVSD 亦称Δ M。
19R 10k V-12 47k 4k7 81R47k 7R1 58 码输编出 4 R8 3J DS 7 1uF0 01 5.1k E2 6 414N18 3TP 9R 9 L47M7 D5 k1k10 1k R21B2RU11 R7 2+1V 0uF10. 07uF4.0 k10 3k 1C M143C8 C2 1R6 R41 k01 0k1 V-TOD R0k16 98 4R /ccAN2OV 170 41N841 INOCLIF 0R1 116 4D VfDNTre 152 DCGID 134 CLSYP 话音入输 413 u1F0 .F220u k1.475k AD/ENF 125 I-NAccV 311C5JR R13 161 E1 U1 V5+V5+ 1PT TP5T2P 003k 时钟输入 R5 J4 k1 0186k 4TP R2 0R 1R 40.470F74.uF0.u7uF C4C6 5C )LR(DE LLG(DEED(Y)) 12V+ D3D2 D1 ++5VV2V21-1
图 42-2 DA902 Δ M 增量调制编码原理图
2.实训电路工作过程
从图 42-1、图 42-2、图 42-3 可知，由于本实训电路采用的是三连“1”、三连“0”压扩检
测算法的连续可变斜率增量调制器。它的核心部分是 MC34115(或 MC3418)大规模集成电路。因
此，首先对该芯片的管脚作一简要说明。
(1)大规模集成电路 MC34115(或 MC3418)芯片功能引脚介绍。见图 42-3。
第 1 引脚：ANI(Analog Input)模拟信号输入端。
输入音频模拟信号经过直流分量变换为内部参考电压值，则应在该端与第 10 引脚(Vcc/2
端)间接入偏置电阻。
第 2 引脚：ANF(Analog Feedback)模拟反馈输入端。
该端为集成电路内模拟比较器的同相输入端。当该集成电路工作于编码方式时，其本地解码
信号从该端输入至内部的模拟比较器；当该集成电路工作于译码方式时，该端不用，可接到第
10 引脚(Vcc/2 端)也可以接地或不接悬空。
第 3 引脚：SYL(Syllabic Filter)量阶控制信号输入端。
当从第 11 引脚 COIN(一致脉冲输出端)端输出的负极性一致脉冲经过音节平滑滤波器，由
RC 网络构成(在实训电路中由 R15(47kΩ )、R16(10kΩ )与 C3(0.22uf)组成)平滑后得到
量阶控制电压输入到该第 3 引脚至内部 V-I 变换运算放大器内，控制积分器量阶的大小。在进行
音频信号编码时的典型时间常数为 6～50ms。
第 4 引脚：GC(Gain Control Input)增量控制输入。
该 芯 片 内 部 的 V-I 变 换 运 算放 大 器 使 该端 电 压 跟 随量 阶 控 制 电压 变 化 ，变 换 速 率 为
0.5V/μ s。因此输入该端的电流大小由外接调整电阻 Rx 决定，为保证电路稳定工作，Rx 的值一
般不超过 5kΩ ，在实训电路中由 R6(10kΩ )进行调节。
第 5 引脚：VREF(Ref Input)参考电压输入端。
该端为积分运算放大器的同相输入端，用于调节输出模拟信号的直流分量。在进行编码时，
为保证输入端输出模拟信号具有相同的直流分量，该端应通过偏置电阻与 VCC/2 端相连。在实训
电路中，视实际情况，可接入偏置电阻为 R9(5.1kΩ )。
第 6 引脚：FIL(Filter Input)外接积分器输入端。
该端为积分运算放大器反相输入端，外接组件组成积分滤波器。在实训电路中，由 R11(10k
Ω )、R12(1kΩ )与 C2(0.047uf)组成一次积分网络，由 R10(10kΩ )与 C1(0.01uf)组成二次积分
网络。编码时，若第 1 脚即音频模拟信号输入端的输入信号幅度大于第 2 脚即模拟反馈输入端的
反馈输入信号的幅度，则积分电流输入到该引脚。反之，积分电流输出该引脚。解码时，第 13
脚即接收数据输入端，若输入数据为“1”码，则积分电流为输入该端，反之，积分电流输出该
端。
第 7 引脚：ANO(Analog Output)模拟信号输出端。
该端积分运算放大器的输出端。它根据第 13 引脚即 DDI 端(接收数据输入端)，输入数据恢
复的音频模拟信号从该端输出到积分网络中。
第 8 引脚：V-负电源端。
当该集成电路单电源供电时该端接地，若正、负电源供电时该端接至负电源。在本实训电路
中，采用单电源+12V 供电，故该引脚接地。
第 9 引脚：DOT(Digital Output)发送编码数据输出端。
该集成电路将输入音频信号编成信码后从该端输出，其输出电平与 TTL 或 CMOS 兼容。
第 10 引脚：Vcc/2(Vcc/2 Output)参考电压输出端。
该端在单电源供电时，输出的参考电压值为电源电压的一半，可用来建立各运算放大器的直
流工作点，输出电流至少为 10mA。使用时一般接旁路电容到地。本实训电路中，旁路电容 E2
(10uf)。
第 11 引脚：COIN(Coincidece Output)一致脉冲输出端
当该集成电路内的移位寄存器的各位输出为全“1”码或为全“0”码时，该端输出负极性一
致脉冲，该脉冲经外接音节平滑滤波器后得到量阶控制电压。
第 12 引脚：DTH(Digital Threshold)接口电平控制端。
该端用于控制数字输入端接口电平。当该集成电路需于 CMOS 电路接口时，该端应于 Vcc/2
端(11 脚)相连；当集成电路需与 TTL 电路接口时，该端应该比 V-高二个二极管电压降的电位。
第 13 引脚：DDI(Digital Data Input)接收数据输入端。
当集成电路用于译码时，其接收端的信码从该端输入至芯片内的数字运算放大器进行比较，
在时钟下降沿前后，该端的输入数据应保持有效 0.5us，如果芯片用作编码，则该引脚可不用。
第 14 引脚：CP(Clock Input)编译码时钟输入端。
该端输入时钟信号的频率决定于该集成电路的工作效率，当时钟的下降沿到来时，芯片内的
移位寄存器工作。该输入时钟信号最小正脉冲宽度为 300ns，.最小负脉冲宽度为 600ns,在本实
训电路中,该端的时钟信号输入可通过 J4 进行选择不同的时钟速率，其时钟速率在增量调制编码
电路中有：64kHz、32kHz、16kHz、8kHz 四种方式，可选择在增量调制译码电路中有：64kHz、
32kHz、16kHz 以及从二相 PSK 解调来的再生时钟等几种方式可供实训时进行选择。
第 15 引脚：E/D(Encode/Decode)编码/译码方式控制输入端。
当该端用于选择编码工作方式时，应接高电平，使芯片内的模拟运算放大器与移位寄存器相
连；当该端用于选择译码工作方式时，应接低电平，使该芯片内的数字运算放大器与移位寄存器
相连接。在下一个实训电路中，该端直接接地，将低电平送至该端，使该芯片选择译码工作方式。
第 16 引脚：VCC 正电源输入端
该端与 GND 端电压差为 4.75～16.5V 之内，在本实训电路中，该 VCC 端接+12V 电源。
编码入 Analog Input(一) 1 (-) 16 Vcc
反馈Analog Feedback 2 15
电压控制Sy llabic Fillter 3 (+) 14 Encode/Decode 编码/解码控制
Clock 编码时钟
电流控制Gain Contral 4 (-) 13 Digital Data Input 解码入
积分器参考Ref Input(+) 5 (+) 12 Digital Threshold 数字参考
积分器入Fillter Input(-) 6 Coincdence Output 一致脉冲出
积分器出Analog Output 7 11 Vcc/2 Output Vcc/2出
10 Digital Output 编码数据出
GND 8 9
图 42-3 外引线排列图
(2)芯片内部电路组成
MC34115(或 MC3418)集成电路内部电路由下列八部分组成：模拟输入运算放大器、数字输
入运算放大器、V-I 电压/电流转换运算放大器、积分运算放大器、斜率过载检测电路、斜率极
性控制电路、工作状态选择开关电路、Vcc/2 稳压电源。
(3)编码电路的工作过程
由图 42-3 可知，音频模拟输入信号由 J1 进入，经过发送通道电路输出到电解电容 E1，经
过耦合至 MC34115 的模拟信号输入端，第 1 脚。因为本实训是编码工作方式，因此，高电平送至
本级 U1 的第 15 脚，此时芯片内的模拟输入运算放大器与移位寄存器接通。从第 1 脚(ANI)输
入的音频模拟信号与第 2 脚(ANF)输入的本地解码信号相减并放大得到误差信号，然后根据该
信号极性编成数据信码从第 9 脚(DOT)输出。该信码在片内经过 3 级或 4 级移位寄存器及检测
逻辑电路，检测过去的 3 位或 4 位信码中是否为连续“1”或连续“0”出现。当移位寄存器各级
输出为全“1”码或全“0”码时，表明积分运算放大器增益过小，检测逻辑电路从第 11 脚(COIN
端)输出负极性一致脉冲，经过外接音节平滑滤波器后得到量阶控制电压输入到第 3 脚(SYL 端)，
由内部电路决定，GC 端电压与 SYL 端相同，这就相当于量阶控制电压加到 GC 端。该端外接调节
电位器 R6，调节 R6 为一固定电位，改变此电位器即可改变 GC 端输入电流，以此控制积分量阶
的大小，从而改变环路增量，展宽动态范围。
没有音频模拟信号输入时，话路是空闲状态，编码器应能输出稳定的“1、0”交替码，这需
要一最小积分电流来实现，电流可通过增大调节电位器来获得。由于极性开关的失配，积分运算
放大器与模拟输入运算放大器的电压失调，电流不能太小，否则无法得到稳定的“1”、“0”交替
码。芯片总环路失调电压约为 1.5mV(注：IGC=12.0uA，Vcc=12V，TA=25ºC)，所以量阶可选择
为 3mV。当本地积分时间常数为 1ms 时，最小积分电流取 10uA，就可得到稳定的“1”、“0”交替
码。如果输出不要求有稳定“1”、“0”交替码，量阶可减少到 0.1mV，而环路仍可正常工作。
MC34115 是采用 3 位数字检测控制的可变斜率方式，即通常所讲的三连“1”，三连“0”检
测算法，常用的芯片还有 MC3417(MOTO 公司)、SC3417(国产)，它们的温度范围为 0～70ºC，MC3517、
SC3517(-55～125ºC)，这些多用于军事保密通信；还有一种检测算法是四连“1”、四连“0”检
测算法，如 MC3418、SC3418(0～70ºC)、MC3518、SC3518(-55～125ºC)多用于军事或商用数
字电话通信设备中。
三、实训模块
DA701 电源模块、DA901 时钟与三级伪码发生电路、DA902 Δ M 增量调制编码。
四、实训步骤
(一)增量调制Δ M(CVSD)编码实训
1.从 J1 输入频率 2kHz、幅度 2VP-P 的音频信号，J4 输入 32kHz 时钟，测量 TP1～TP6 各点波
形，并画出波形。
2.从 J1 输入频率 800Hz、幅度 2VP-P 的音频信号，J4 输入 32kHz 时钟，测量 TP1～TP6 各点
波形，并画出波形。
3.输入音频信号幅度不变，改变信号频率(300Hz～3.4kHz)，逐点观察 TP1～TP6 各点波形。
(二)工作时钟可变状态下的增量调制Δ M(CVSD)编码比较实训
从 J1 输入频率 800Hz、幅度 2VP-P 的音频信号，并保持不变，改变工作时钟 64kHz、32kHz、
16kHz、8kHz，再逐点观察 TP1～TP6 各点波形。要注意时间相位关系。各点参考波形如图 42-5
所示。
测量点说明：
TP1：在 J1 输入端输入一个 300Hz～3.4kHz 的正弦波信号，若幅度过大，则被限幅电路限幅
成方波了，因此信号波形幅度尽量小一些，即改变外部信号源的幅度大小。
TP2：增量调制编码电路的本地译码信号输出波形。其输出波形与 TP1 相近似，但它的上升
斜率和下降斜率不同。它是由一次积分电路输出波形 TP5，再经过二次积分后输出波形到 TP2 中，
因此测量点 TP2 的波形也称为二次积分波形。
TP3：增量调制编码电路的数字信号输出波形，工作频率为 64kHz 或 32kHz 或 16kHz，由 J4
决定。
TP4：增量调制编码电路的工作时钟输入波形，工作频率为 64kHz 或 32kHz 或 16kHz，由 J4
决定。
P5：一次积分信号输出波形，经过二次积分网络后输出二次积分波形到 TP2 中，因此测量点
TP2 的波形也称为二次积分波形。
TP6：一致脉冲信号输出波形，随输入信号波形的变化而变化，也是三连 1，三连 0 的输出
波形。
图 42-4 Δ M 编码器正常编码时的波形
实训四十三 Δ M 增量调制译码
一、实训目的
1.加深理解连续可变斜率增量调制系统的电路组成与基本工作原理。
2.熟悉对增量调制编译码系统电路工作过程的检查和测试方法。
3.熟悉增量调制系统在不同工作频率、不同信号频率和不同信号幅度下跟踪 输入信号的情
况。
4.掌握测量系统的过载特性、编码动态范围以及最大量化信噪比等三大指标的测试方法。
二、实训原理
图 43-1 是增量调制译码器实训框图，图 43-2 是电路原理图。
图 43-1 增量调制译码器实训框图
1.实训电路基本工作过程
由发端送来的编码数据信号通过同轴电缆加至本实训板的 J1，把信号送到 U1 芯片的第 13 引
脚，即接收数据输入端。本系统因为是译码电路，故送低电平至 U1 的第 15 引脚，使模拟输入运
算放大器与移位寄存器断开，而数字输入运算放大器与移位寄存器接通，这样，接收数据信码经
过数字输入运算放大器整形后送至移位寄存器，后面的工作过程与编码时相同，只是解调信号不
再送回第 2 引脚(ANF 端)，而是直接送入后面的积分网络中，再通过接收信道低通滤波电路滤
去高频量化噪声，然后送出话音信号。
虽然增量调制系统的话音质量不如脉冲编码调制 PCM 数字系统的音质，但是由于增量调制电
路比较简单，能从较低的数码率进行编码，通常为 16～32kbit/s，在用于单路数字电话通信时，
不需要收发端同步，故增量调制系统仍然广泛应用于数字话音通信系统中，如应用在传输数码率
的军事，野外及保密数字电话方面，在军队系统中的数字卫星通信地面站设备中，其终端部分的
话音的编码就是应用的这种大规模集成电路 MC3417、MC3418 的连续可变斜率增量调制方式。
1R9 01k 12V- k4k747 18R17R 74k 85 4 8R 7 01 1k0 6 14N184 9R 9 LM747 5D kk011 1k U121RB2R1 R7 +V21 u.F0740 3k k10 k4R201C1 16R OD-VT R6 98 cV2ONA/c 170 81N144 ILFNIOC 611 4D DTNVrfe 125 CDIDG 413 CPLYS 341 DFNAE/ 5.1k23u23k0.F 521 -cINVcA 3C 5R1 31R 116 1438CM U1 k01 5+V 01R k1 k1 680 006.8uF 2R1R 0R k030 输码编出输音话时钟入入输 1C 0.4Fu7 747.uFF00u.4 5R JJ4J12 4C5C6C )DELD(R)YLE( E)GLD( D3 D1 2D2P4TPT1TP V+12 VV21-+2V5+1
图 43-2 DA903 Δ M 增量调制译码原理图
2.增量调制系统的基本特性
1)过载特性
指编码不产生过载所能承受的最大输入信号电压的特性。
在简单增量调制系统中，每收到一个“1”码，