从capture到allegro的pcb最简单教程

从capture到allegro的pcb最简单教程

工具是cadence16.3

candence-》release16.3-》design-》orcad capture打开工具软件

file-》new-》project，选择schematic，设置输出目录和工程文件名(如project.dsn)

进入原理图编辑界面，图纸的大小和title block风格、颜色等缺陷值option下设置

place-》part打开原理图中的设备库和元件选择界面cadence-》spb_16.3-》tools-》capture-》library目录下

connect.olb是接头元件，

一般常用的电阻电容等器件在iec目录下的device.olb里面，

在part list选择窗口的设备，part带加号图标的窗口右上角放置元件

原理图中放置电容和电阻。

place-》wire，连接元件。

以下是确定包装(pcb footprint)属性

左键选择电阻，右键选择edit properties，可修改各种属性(如10)K，100nF)，最重要的是pcb footprint，当前是空。

在cadence-》spb_16.3目录下搜索*.dra

使用pcb edit软件查看包装形式，目录cadence-》spb_16.3-》share-》pcb-》pcb_lib-》symbol下

一个一包dra文档，比如cap300.dra，res400.dra

在capture中间将电容器的封装设置为cap电阻设置为300res400。

选择project.dsn，tools-》design rule check

tools-》create netlist，报错，开工程allegro目录下的netlist.log文件是因为电阻电容器没有确定管脚number。

capture打开device.olb文件(file-》open-》library)，编辑C,R元件，number加上1，2

项目管理窗口(project.opj)选择project.dsn里面的design cache里面的R,C，右键update cache。

原理图page内部设备相应变成管脚带1、2标号状态，再生成netlist，done。

pcb edit生成board外形

打开pcb edit，new，选择board(wizard)

导入外形，都是no，不导入

参数(parameters)，单位mil，图纸A，图纸中心原点(这些随机)

网格50，板层2(因为太简单没关系)

最小线宽，最小间距设置为10，via类型选择via好吧，以后用多了就熟悉了。

板尺寸定义大于4000×3000

切角50，keepout距离板边50，器件距离keepout50，finish

file-》import-》logic，选择design entry cis(capture)，确定目录，import cadence

Starting Cadence Logic Import...

netrev completed successfully, use Viewlog to review the log file.

Opening existing drawing...

netrev completed successfully, use Viewlog to review the log file.

成功了，看不到元件，对吧？

place-》manully，勾选C1.鼠标移到图纸上，点击放置R1也放上，ok，关闭窗口。

连接，简单点，routr-》pcb router-》route automatic-》route，等一下，这也要等！

画完了，画完了。

shape-》polygon，画个形状就行了。

display-&gtstatus-&gtupdate DRC,在command看栏里有没有错。

gerber输出

manufacture-&gtartwork,

general paramet