本文介绍了电源分配网络 (PDN) 利用现代开关稳压器的优点
获得最佳 FPGA 收发器性能。本白皮书为如何在低噪声应用中选择稳压器提供指南
包括不同类型稳压器和电源线配置的收发器性能的测试案例。
面向收发器 (SERDES) FPGA 的 PDN 设计对电源有严格的要求，需要干净的电压源。虽然低泄漏通常用于低功耗应用 (LDO) 线性稳压器，但这种方法必须仔细隔离电压源。在这些应用中，电路板设计师必须充分考虑电压源隔离和电压源共享。当隔离度较高时，稳压器的数量会增加，过多的共享会影响性能。如果 PDN 如果稳压不够，收发器的性能会受到很大影响。因此，稳压器和电源配置的正确选择对于实现最佳收发器的性能非常重要。
在很多 PDN 与线性稳压器相比，创新的开关稳压器具有很大的优势。FPGA收发器技术在不断发展 FPGA 为了实现稳压器，不再需要使用外部稳压器。本文件为稳压器的选择和实现提供了指：
- 线性稳压器压器和开关稳压器
- FPGA 电源隔离指南
- 推荐单片封装解决方案
- PDN 性能实例
1.线性稳压器与开关稳压器的比较
传统上，电路板设计师在电路板电流低、噪音低、空间有限的情况下使用线性稳压器，而开关稳压器则用于提高功率和效率。这一指导原则在很多情况下都是适用的，但随着开关稳压器设计的进步，现在它可以在许多应用中更换线性稳压器。本部分阐述了线性稳压器与开关稳压器的区别，提供了各类稳压器的例子，介绍了开关稳压器技术的进步。
线性稳压器输出噪声低，易于实现，支撑元件少，能快速响应负载变化，成本低于开关稳压器。然而，随着功率需求的增加，线性稳压器无法有效输出大电流。典型的开关稳压器能有效输出大电流，但通常需要多个支撑元件，会带来噪声成本。开关稳压器设计不断发展，现在可以支持开关稳压器取代线性稳压器。下面将详细介绍这项新技术的各个方面。
1.1 开关稳压器设计的发展
开关稳压器在过去十年中经历了许多关键变化。包括开始 DC/DC 变压器 IC、外部电源 FET，以及许多外部支持元件，如电感。后来，在微型电路板上实现了微型开关电路。 PCB 标准接口。然后发展到 DC/DC 变压器和 MOSFETS 集成到一个包装中 ( 单片转换开关 ) 只有电感仍然保留在包装之外。最近的发展是单封装解决方案。以下是这些发展过程的详细介绍。
微型 PCB 上面有两个微电路和 DC/DC 变压器模块相关标准；负载点联盟 (POLA) 分布式电源开放标准联盟 (DOSA)。引脚输出接口、标准封装尺寸、标准电接口尺寸、标准电接口规范和控制。这些技术的例子有 Artesyn TM Technologies PTH12060DC/DC 变压器 (POLA 标准)、Tyco Electronics ATA010A0X3-SR 电源模块 (DOSA 标准)。它们都需要很少的外部支持元件，引脚区面积在 1.1X0.7 英寸左右。这些模块有助于减少引脚面积，优化与开关稳压器电路相关的杂散效应，如图所示 1 所示。
图 1. 电源模块，POLA 和 DOSA 标准
一些供应商现在提供开关稳压器，将所有电源元件集成在一个包装中，如凌利尔特Module 系列、Intersil 公司的电源模块系列，以及国家半导体公司的简单开关电源模块系列，如图所示 2 所示。
图 2. 单片封装解决方案
例如，凌利尔特 Module 所有与开关稳压器电路相关的元件都包装在一个基础上。DC/DC 变压器、MOSFET、电感等主要模块位于独立的基础上，相互连接。 POLA 和 DOSA 该技术优化了模块，进一步减少了引脚面积。 1比较每个包装的引脚面积。
表 1. 对比封装引脚区
2.FPGA 电源隔离指南
典型的 FPGA 该设备含有大量的电源线，甚至需要更多对噪声敏感的电源线 SERDES 收发器供电。例如，表 2 显示推荐 Altera 收发器 Stratix IV GX FPGA 设备电源线隔离方案。虽然这一 FPGA 中有很多电源线，但是，取决于具体设计，某些电源线共用了同一稳压器。但由于噪声和性能问题，这些电源线需要隔离。设计师必须严格按照厂家的建议进行设计，以满足电源要求。一些对噪声敏感的电路需要低噪声电源。如果关键区域不能提供干净的电源，会影响抖动的发生和 PLL功能。
表 2.Stratix IV GX FPGA 电源线隔离实例
2.1 铁氧体磁珠滤波
可以用铁氧体磁珠作为另一种隔离方式，帮助克服高速设计 FPGA 的高效 PDN 以及多条电源线面临的问题。隔离关键区域的敏感电源可能需要多个稳压器。然而，通过使用铁氧体磁珠，多条电源线可以共享相同的稳压器，并与其他电源平面保持隔离。低 Q 铁氧体磁珠在高频范围内具有高阻抗特性，非常适合实现低通噪声滤波器。设计师应避免铁氧体磁珠常见的不良影响，如电压振铃、反共振等。
2.2 去耦合分析
去耦设计是 PDN 关键组成。一般的去耦方法不能满足高速 FPGA PDN 要求。你可以用 Altera 的 PDN 大量分析工具，实现精细的去耦设计。PDN 在以下因素的基础上，对各电压平面进行分析，开发去耦设计：
- 分布电感
- 电容组装和电感
- BGA 和电感
- 平面电容
- 稳压器类型
分析包括电源线的所有元件，支持设计师准确地去耦电压平面。
3.推荐单片封装解决方案
凌利尔特技术公司、国家半导体公司和 Intersil 公司提供单片封装解决方案，集成封装 DC/DC 控制器、电感和电源 MOSFET。供应商通常为测试各种类型的稳压器提供评估板。Altera 建议您在选择之前使用这种电路板来评估所需电源的性能。
3.1 凌利尔特技术公司（ADI）
凌利尔特技术公司 ? Module 电源是高速收发器 PDN 设计解决方案。这些集成开关电源可以提供高效的大电流解决方案，以确保低输出电压波纹和低开关噪声，如传统的开关稳压器。采用电流模式系统结构，可在输出端增加额外电容，减少波纹，不影响电源稳定性。集成电源元件在包装中能有效控制杂散电容和电感，从而减少电源 EMI 和开关噪音。为什么这些电源适用于高速收发器？
- 小外形封装
- 紧密耦合负载 / 线性稳压
- 输出波纹很低
- 13×C/W 至 15×C/W 热阻
- 多路输出装置
- 作为单片 IC 进行测试 / 特性测量
- 电源周期不会失败
- 支持各种 I/O 电平
- 支持各种输出电流电平
- 与 LDO 设计一样简单
3.2 国家半导体公司
国家半导体公司 SIMPLE SWITCHER 电源模块是高速收发器和其他噪声敏感信号通道IC 电源解决方案。为了提高散热性能和可靠性，这些模块采用了单片露底包装技术。该模块集成了屏蔽电感和关键信号通路控制电路，减少了杂散电容和接线电感。该模块实现了高效的同步开关稳压器和简单的线性稳压器。所有开关单元都放在包装中，这些设备很低 EMI 性能。国家半导体公司的电源模块还在每一系列电流选项上提供从引脚到引脚的兼容性，表明只有一个设计和布板才能支持六种不同的电源。
3.3 Intersil 公司
Intersil 公司的 ISL8200M 大功率电流共享 DC/DC 适用于数据通信、电信和电源模块 FPGA 应用。多相位工作电流共享技术降低了波纹电流和复杂性。该稳压器的并行配置功能可以提供 60 安培电流。ISL8200M 散热增强紧凑 QFN 无需强制空气散热，封装可在全负荷和过温下工作。
4.PDN 性能实例
该部分介绍 PDN 噪声对抖动重量的影响，然后是 PDN 对 Altera Stratix IV GX 使用各种测试案例来影响设备收发器的性能。 PDN 配置。
4.1 受影响和不受影响的抖动重量
PDN 噪声对抖动重量影响很大。 3 解释了表 3 各种抖动分量
图 3. 抖动树
为确定 PDN 每一个抖动分量都是根据设计中受影响的抖动分量来定义的。例如，当定期抖动时 (PJ) 当具有正弦属性时，它通常与数据码干扰和电源波动有关。PDN缺陷会影响 PJ。例如，欠额稳压器会成为电源波动的原因。耦合不良的设计会导致电压下降。 3 详细介绍了 PDN 噪声对抖动重量的影响。
表 3. 噪声对抖动分量的影响
4.2 收发器性能试验
下面的试验使用了两块 Stratix IV GX (EP4SGX230KF40C2) 测试板测量不同的收发器 PDN 配置性能。收发器位于设备的每一侧，如图所示 4 所示。
图 4.Altera 电源共用电路板图
1 设计的每一侧都有自己独特的号码设备 PDN。2 数字设备的所有侧都是唯一的 PDN 设计。建立了三种设置 PDN 设计、共用或隔离收发器电源线。这三种配置被称为PDN1”、“PDN2”和 “PDN3”。在每一种配置中，出于试验对比目的，设定了各类电源共享、隔离和稳压器。
这一试验的目的是确定共用关键收发器电源线效果，采用各种类型的稳压器来驱动它们。该测试测量了被干扰收发器通道 RJ(rms) 值 ( 通过高频码型 - 1010)，而其他所有收发器通道都运行 PRBS31 数据。针对不同的配置和 4.25Gbps 到 8.5Gbps 的多种数据速率来采集数据。RJ(rms) 参数为衡量性能提供了关键指标，因为这一参数对性能的影响最大。
在 PDN1 中，隔离了所有六条收发器电源线，由线性稳压器进行驱动。每一电源线都有自己的电压平面，如图 5 所示。
图 5.PDN1 电源树
在 PDN2 中，所有收发器电源线与其他电源线共用。共用电源线有自己的电压平面。所有电源线都由凌力尔特技术公司的 Module 开关稳压器进行驱动，如图 6 所示。
图 6.PDN2 电源树
- VCCHIP (0.9V) 与 VCC (0.9V) 共用
- VCCR (1.1V) 与 VCCT (1.1V) 共用，与 VCCL (1.1V) 共用
- VCCH (1.5V) 与 VCCPT (1.5V) 共用
- VCCA (2.5V) 与 VCCIO (2.5V) 共用
注意：由于电路板的设计约束，所以 PDN2 配置不支持 8.5Gbps。
在 PDN3 中，共用两条收发器电源线，由线性稳压器或者凌力尔特技术公司的 Module开关稳压器进行驱动。
- VCCHIP (0.9V) 与 VCC (0.9V) 共用
- VCCR (1.1V) 与 VCCT (1.1V) 共用
隔离其余的收发器电源线，有自己的电压平面。这些电源线由线性稳压器或者凌力尔特技术公司的 Module 开关稳压器进行驱动，如图 7 所示。
图 7.PDN3 电源树
测试案例包括 12 个收发器通道传输数据。将一个通道设定为被干扰通道，其 TX 输出接入频谱分析仪的输入。这一被干扰通道传输高频码型 (1010)。其他的 11 个干扰源通道都在外部环回，传输来自 FPGA 器件内核中的 PRBS31 数据码型。对每一测量都复制了多次，以确保结果能够再现。
最初的测试从 PDN1 数据采集开始，建立基线。考虑到隔离了所有收发器电源线，因此PDN1 应该得到最佳结果。然后，测试了其余配置的其他组合，对数据进行采集。采用Agilent E4440A 频谱分析仪来测量所有数据，以皮秒单位来测量相位噪声或者RJ(rms)。
图 8 总结了 5 种不同配置时采集的数据。PDN1、PDN2 和 PDN3 配置展示了隔离和共用电压平面。PDN2 和 PND3 还提供其他功能，针对某些收发器电源线，在开关稳压器和线性稳压器之间进行选择。各种配置曲线如下所示：
- PDN1 - (XCVR 电源线 = 所有线性稳压器 )
- PDN3 - L (XCVR 电源线 = 所有线性稳压器 )
- PDN3 - S (XCVR 电源线 = 所有开关稳压器 )
- PDN2 - SL (XCVR 电源线 = 线性 / 开关稳压器的组合 )
- PDN2 - S (XCVR 电源线 = 所有开关稳压器 )
图 8.RJ(rms) 数据
如前所述，RJ(rms) 参数对总体性能的影响最大。测试案例采用不同条件处理相关测量，重点是 RJ(rms) 值，作为评估性能的标准。由于组合了电源线，改变了稳压器类型，因此，这一试验清楚的展示了收发器性能不受影响。
5.结论
本文介绍了设计人员怎样通过均衡抖动余量和稳压器数量，使用高级开关稳压器来提高低噪声应用的性能。从这些试验中采集的数据表明，采用 Altera 的 Stratix IV GX器件时，不同配置的性能略有不同。这一数据涵盖了高达 8.5Gbps 的配置。设计人员可以组合电源线，使用新的电源模块技术，实现更简单、更高效的 PDN 设计。
以上分享来自Altera FPGA技术文档，关注公众号，回复获得原文档。