摘要
电容数模转换器 (DAC) 电容器的精度和线性取决于精度，但这些比率会受到工艺变化和寄生效应的干扰。 本文用于电荷共享 DAC 中二进制加权电容器的公共质布局和布线的快速施工程序。 寄生效应还会降低电容器阵列的开关速度，特别是在电线/通孔电阻严重的情况下 FinFET 节点中。 为了克服这个问题，电容器阵列的布局和布线优化了开关速度 3dB 频率测量。 3dB 频率和 DAC INL/DNL 平衡通过计数和色散来显示。 该方法在低运行时间提供高质量的结果。
背景
例如，电荷缩放数模转换器 (DAC)（图 1)等电路的精度和性能取决于二进制加权电容器的比率 [1]，[2]，这可能会受到失配的干扰。 我们考虑了用途 DAC 二进制加权电容器阵列 CC 布局 [3] 它减少了系统的失配，并利用问题结构进行优化 DAC 性能指标。 一些解决 CC 未使用布局相关工作(如[4]、[5]) DAC 特定属性。 对于 DAC 布线寄生效寄生效应至关重要，但许多以前的效果 CC 布局方法 [5]-[7] 忽略它们的影响。 确实包括路由考虑的方法 [8]-[10] 基于计算成本高的随机搜索 [1]、[2]、[8]、[10]。 相反，我们开发了一种快速、建设性的方法。
我们专注于单位导线/高通孔电阻 FinFET 节点布局。 现有技术解决了旧的身体技术节点，不能轻易适应 FinFET 设计，如[11]、[12] 布线绕道会导致高电阻损失。 FinFET 节点中的模拟设计有利于高电容密度和低电阻器件层的连接 MOM 电容器，但以前很少努力工作 [9]、[10] 考虑用于 MOM 电容器的 CC 布局； 无解决 FinFET 节点问题。
我们工作的主要贡献如下。 (1) 我们为二进制加权 DAC 电容器阵列 CC 布局提出了快速、建设性的布局/布线算法。 该路由器适用于新的螺旋风格、现有的棋盘方法和新的棋盘放置系列。 (2) 我们以 FinFET 技术为目标，通过构建具有较少通孔的 CC 通过在低金属层中使用平行线来应对通孔/线电阻，实现更大的有效线宽(根据宽度量化要求)。 (3) 我们表明，改善色散(减少) INL/DNL 方差)之前的放置方法会导致不可接受的 3dB 频率。 我们介绍了螺旋放置方法，显示了该方法 3dB 频率比以前的工作有了很大的提高，但是 INL/DNL 一些成本被阻止了 3dB 频率与 INL/DNL 权衡棋盘法。
调研
数据集和实验
具体方法
矩阵长宽计算： ： 通过色散保证随机变化下的良好匹配，反映了色散CC阵列中C0到CN单位电容分布。 另一个主要考虑因素是构建友好的布线布局，优化互连寄生效应。 以前的努力还没有解决 FinFET 具体的技术要求，即高导线电阻和高通孔电阻。 由于 FinFET 保留方向布线的技术使用，特别是在 MOM 在电容器较低的金属层中，由于层的变化，导线中的每个弯曲都会产生通孔电阻成本。 减少通孔数量，减少互连电阻，增加通孔数量 3dB 频率很重要。 放置高分散棋盘 [7] 扩展与电容布线寄生参数的匹配，但忽略电阻：结果表明通孔数很高。 我们考虑了一系列新的建设性布局解决方案——螺旋布局和块棋盘 (BC) 方法-平衡相互寄生效应和色散。 
如图所示，该解决方案最大限度地减少了连接中的弯曲数量 2(a) 中的 6 位 DAC 所示。 由于 C0 和 C1 单元电容器的数量是 一、奇数，不可能实现公共质心的放置。 相反，为了限制过程变化的影响，我们将它们尽可能靠近公共质心。 我们将在这里 C0 和 C1 放在靠近中心的对角线上。 接下来，我们将 C2 所有的电容器，然后是 C3.按此类推，按螺旋顺序从中心排列。 每当我们沿着螺旋线放置单元电容器时，我们也会在其反射处放置另一个单元电容器，以保持 CC 特性。 以CC如果我们把一个单位的电容器放在一个正方形中，是原点(图中的红点)（d1，d2)它会在位置（-d1，-d2)另一个单位的电容器伴随。 例如，当螺旋将 C2 图中放置的单位电容器 (-1, -1) 我们将处时 C2 另一个单位电容器放置在 ( 1, 1) 处。 我们将 C3 单位电容器放置在螺旋线的第一个空位置，首先放置在 (1, 2)然后将其反射放置在 (-1, -2)，按此类推。 除了 C2 此外，该技术自然地将电容器的多个单元排列在同一行或列中，减少了连接所需的过孔（对应于导线的弯曲）的数量。 这种方法在保持足够分散的同时还减少了布线连接所需的匝数（对应于过孔）。 虽然这种方法很简单，但它不同于以前的方法：最接近的方法是[4]，混合矩形和圆形，以及[17]交错行，。
[7] 在另一个极端，[7] 单位电容器在棋盘图案中分布优化分散，如图所示 2(b) 中的 6 位 DAC 所示。 对于 6 位 DAC，C6 的 32 单位电容首先是 8×8 在棋盘的黑色方格上排列阵列； 然后放置C516单元电容； 等等。 但是这里的布线阻力成本很高。
通过实现棋盘法的分散和螺旋法的低路由成本，试图找到两全其美的方法。 用于 6 位 DAC 这种方法的示例如图 1 和图 2 所示。 2（c）和2（d）。 这种结构的核心是传统的棋盘布局，用于单元较少(这里是 C0 到 C4)电容器：虽然有大量的弯曲/通孔，但它提供了良好的分散性，但其导线 RC 是 通常比较大的电容器 C5 和 C6 小，并且不限制 3dB 频率由最坏情况下的时间常数决定。 这里有外走廊 2 单元格的宽度。 由于 n6 : n5 =2:1，我们先来 C6 一半的单元格布置成簇，然后放置棋盘。 C6 剩余单元格和 C5 交替。 两种布局显示在外部走廊的不同粒度。 其他的 BC 结构可以用 C0 --Ck 内部全棋盘核心和 Ck 1 --CN 构建外部结构。 MSB 电容器不会对 DAC 精度影响很大，因为它们通过比例变化 LSB 电容器更多的单位电容器来平均的。 MSB 电容在 BC 使用的过孔比棋盘少，从而产生更高的过孔 3dB 频率。 要从棋盘布局上创造一， i = k 1 一开始，我们在每一步都在努力 Ci 选块大小，以棋盘的形式放置块。 我们增加 i 并重复直到 i = N; 如果 N 这是一个奇数，我们还添加了一块棋盘dummy。
布线
CC 阵列中的电容器 Ci 布线寄生效应如下： (1) 地面顶板电容器 CTS i （图 1）参与了 Vout 的评估。 寄生 CTS i 导致增长误差和影响 INL/DNL。 这些寄生效应在操作放大器输入端并行出现，因为所有的顶板都是连接的。 必须使用路径将这种寄生效应降至最低。 (2) 寄生电容器寄生在顶板之间 CTB i （图 1）与电容器 Ci 并联，有效增加 Ci 的值。 因此，有几种技术努力与之相匹配 Ci [11]、[12] 成比例。 (3) 接地底板电容器 CBS i 连接到充电 VREF 开关和驱动器。确保开关打开足够长时间(第一 III-B 节)对线性测量的影响最小。 与 [8] 同样，我们使用非重叠布线最小化 CTB i，布线将布线顶板与底板的电线分开。 MOM 通常使用电容器 3 层或更多的金属层，即使在保留层方向布线金属，也可以在同一方向无孔连接。
连接每一个 Ci 我们首先创建单元电容器的所有底板 Ci 相邻单元电容器的连接电容器组。 我们在图 G 单位电容器用节点表示，这些相邻单位电容器的节点之间有边缘。
我们在 G 优先搜索上应用广度 (BFS) 查找连接的组件(连接的电容器组)的算法。 BFS 树中相邻单元电容器的底板采用分支线连接：每个连接。 用于螺旋布局 6 位 CC 如图所示 3(a) 所示。 第 IV-B4 讨论了底板布线的并行连接(显示在这里 C6)如何提高性能。 类似的方法可以用来放置棋盘。 没有底板连接的电容器组放置棋盘。
) 底板路由: 底板路由需要单独的路由连接每个路由Ci单位电容组DAC，电容阵列中的底板端子连接到阵列外聚集的开关和驱动器。因为这些都是嘈杂的数字结构，。在不失一般性的情况下，。垂直轨道电容器阵列之间布线： 与单位电容器尺寸相比，轨道列之间的间距可以忽略不计，因为导线数量很少。
我们用三种类型的导线布线(图) 3（b））：分支线用于连接电容器组中的单元电容器，或单元电容器组连接到主干线，主干线沿垂直轨道连接不相交的连接电容器组， 桥接线连接阵列外围的主干线。 算法中的路由方法 1 概述包括三个步骤：。
通道选择尝试将电容器组分配给通道，便它们最大化轨道共享。 如果两个连接的电容器组共享一个公共的垂直通道跨度，它们可以共享一个沿轨道的连接。 i 上的外循环遍历所有电容器 Ci。 j 上的下一个循环为 Ci 考虑每个未访问的电容器组 p，并寻找其他电容器组 q（在 k 上的循环中）与之共享通道。 第 14 行检查 p 和 q 是否共享水平跨度：如果不是（例如，对于图 3（a）中 C4 的电容器组），则它们不能共享通道； 如果他们这样做（例如，对于图中的 C5 组），可以共享的通道位于 p 和 q 跨越的列的左/右（对于 C5，第三到第六列）。 接下来，我们选择最接近的单元 up ∈ p 和 uq ∈ q（第 16 行），它们将连接到轨道中的主干线：这个选择最小化了连接 p 和 q 的主干线长度段。 在连接的情况下，我们选择最靠近布局底部的电线，以尽量减少与底部驱动器的连接长度。 在图 3(a) 中，我们选择第 2 列中上部 C5 组的最低单元格和第 3 列中下部 C5 组最左侧单元格； 并不是说它在第 6 列和第 7 列中的对称相反被 tie-breaker 消除了，因为它会导致到底部的布线长度更长。
值得跟进
- [8] 布线 使用保留层方向对金属进行布线，也可以在同一方向进行无过孔连接