电路功能及优点
图1所示的电路是基于超低噪声差分放大器驱动器ADA4960-1和12位、500 MSPS模数转换器AD宽带接收机前端9434。
基于放大器和ADC优化性能和接口要求。滤波器网络、变压器等阻性元件的总插入损耗仅为1.2 dB。
整体电路带宽为290 MHz，通带平整度为1 dB。在140 MHz在模拟输入下测量SNR和SFDR分别为64.1 dBFS和70.4 dBc。
图1. 12位、500 MSPS增益、损耗和信号电平10 MHz下测得值
电路描述
该电路接受单端输入和宽带宽(3) GHz) M/A-COM ECT1- 1-13M 1:1变压器将其转换为差分信号。 GHzADA4960-1差分放大器的差分输入阻抗为10 kΩ。通过选择外部增益设置电阻RG，增益可在0 dB至18 dB调整范围。差分输出阻抗为150 Ω。
ADA4960-1是AD9434的理想驱动器可以通过低通滤波器使用ADC实现全差分架构，提供良好的高频共模抑制，尽量减少二阶失真产品。ADA4960-1根据外部增益电阻提供0 dB至18 dB的增益。在这个电路中，使用3.4 dB增益补偿滤波器网络(1.1 dB)和变压器(0.1 dB)提供2的插入损耗.3 dB总信号增益。约5.4 dBm输入信号在ADC输入端产生满量程1.5 V p-p差分信号。
抗混叠滤波器是由标准滤波器设计程序设计的三阶巴特沃兹滤波器。巴特沃兹滤波器的选择是因为它在通带内有平坦的响应。三阶滤波器生成1.05的交流噪声带宽比，可借助多种免费滤波器程序进行设计，例如Nuhertz Technologies Filter Free (hwww.nuhertz/filter)或Quite Universal Circuit Simulator (Qucs) Free Simulation (www.qucs.sourceforge.net)。
为实现最佳性能，ADA4960-1应载入100 Ω净差负载 Ω串联电阻隔离滤波器电容器和放大器输出 Ω当添加10时，电阻与下游阻抗并联 Ω串联电阻可产生101 Ω净负载阻抗。
5 Ω电阻与ADC输入串联，将内部开关与滤波器和放大器分离。 Ω电阻与ADC并联，用于降低ADC输入阻抗使性能更具可预测性。
70三阶巴特沃兹滤波器 Ω的源阻抗、338 Ω负载阻抗和360 MHz的3 dB带宽设计。程序计算的值如图2所示。
图2.巴特沃兹滤波器设计三阶差分，ZS = 70 Ω，ZL = 338 Ω，FC = 360 MHz
选择滤波器无源元件的值是最接近程序生成值的标准值。
将ADC的内部1.3 pF第二分流电容值为10.01 pF)减去，获得值8.71 pF。这个电路使用两个18 pF如图1所示，实现接地电容。这样既能提供相同的滤波效果，又能得到一定的交流共模抑制。
表1总结了系统的测量性能，其中3 dB带宽为290 MHz。网络的总插入损耗约为1.1 dB。图3显示带宽响应，图4显示SNR和SFDR性能。
图3.通带平坦度性能与频率的关系
图4. SNR/SFDR性能与频率的关系[page]
滤波器和接口设计程序
(带宽，SNR、SFDR等)，放大器和ADC对一般电路形成一定的设计限制：
放大器应参考数据手册推荐的正确直流负载，以获得最佳性能。
正确数量的串联电阻必须用于放大器和滤波器的负载间。这是为了防止通带中不必要的峰值。
ADC输入应通过外部并联电阻减少，并使用正确的串联电阻ADC隔离滤波器。这种串联电阻也会降低峰值。
图5所示的一般电路适用于大多数高速差分放大器/ADC接口将作为本文讨论的基础。这种设计方法倾向于使用大多数高速公路ADC相对较高的输入阻抗和驱动源(放大器)相对较低的阻抗将滤波器的插入损耗降到最低。
图5.低通滤波器的一般差分放大器/ADC接口
基本设计流程如下：
选择外部ADC端接电阻RTADC，使得RTADC与RADC并联组合介于2000 Ω和400 Ω之间
根据经验和/或ADC建议选择数据手册RKB，通常介于5 Ω和36 Ω之间。
滤波器负载阻抗采用下式计算：
ZAAFL= RTADC|| (RADC 2RKB)
S选择放大器外串联电阻RA。如果放大器差输出阻抗为100 Ω至200 Ω范围内，RA应小于10 Ω。如果放大器输出阻抗为12 Ω或更低，RA应介于5 Ω和36 Ω之间。
选择RTAMP，使放大器获得的总负载ZAL具体差分放大器最适合通过以下公式选择：
ZAL= 2RA (ZAAFL|| 2RTAMP)
计算滤波器源阻抗
ZAAFS= 2RTAMP|| (ZO 2RA)
采用源阻抗、负载阻抗、滤波器设计程序或表ZAAFS和ZAAFL、滤波器的类型、带宽器类型、带宽带宽比采样速率的一半高出40%左右，以确保直流fs/2频率范围内的平整度。
内部ADC电容CADC应减去程序生成的最终分流电容值。该程序将给出差分流电容值CSHUNT2.最终共模分流电容为：
CAAF2= 2(CSHUNT2– CADC)
以上初步计算后，应了解以下电路项目。
CAAF2值应至少为10 pF，比CADC大数倍。这样，滤波器就可以对齐了。CADC最小化波动的敏感性。
ZAAFL与ZAAFS比例不应高于约7，使滤波器在大多数滤波器表和设计程序的限值内
CAAF1值应至少为5 pF，尽量降低对寄生电容器和元件波动的敏感性。
电感LAAF至少为合理值nH。
在某些情况下，滤波器设计程序可以提供一个以上独特的解决方案，特别是对于更高级别的滤波器。应始终选择最合理的组件值组合的解决方案。此外，应选择分流电容器的配置ADC输入电容组合。
电路优化技术与权衡
本接口电路中的参数具有较高的互动性；因此，优化电路的所有关键规格（带宽、带宽平整度、SNR、SFDR、增益等)几乎不可能。然而，通过变化RA和RKB，可以最大程度地减少通常发生于带宽响应内的尖峰。
输出串联电阻时，通带尖峰RA当电阻值增加时，信号衰减也会增加，放大器必须驱动更大的信号才能填充。ADC满量程输入范围。
RA值也会影响SNR性能。在降低带宽峰化的同时，更大值倾向于略微提高SNR，因为驱动ADC全量程需要更高的信号电平。
ADC输入端的RKB串联电阻应尽量减少任何残余电荷注入(从ADC内部采样电容)造成的失真。增加此电阻也倾向于降低带内峰值。
不过，增加RKB它会增加信号衰减，因此放大器必须驱动更大的信号来填充ADC输入范围。
另一种优化通带平整度的方法是稍微改变滤波器分流电容CAAF2。
ADC输入端接电阻RTADC通常选择使净ADC输入阻抗介于200 Ω和400 Ω之间。降低电阻可以减少。ADC输入电容器的效果和滤波器设计的稳定性，但会增加电路的插入损耗。增加值也会降低峰值。
平衡上述因素可能很困难。在本设计中，每个参数的权重相等；因此，所选值代表了所有设计特征的接口性能。在某些设计中，可根据系统要求选择不同的值进行优化SFDR、SNR或输入驱动电平。
请注意，本设计中的信号和0.1 μF交流耦合电容器以阻挡放大器、端接电阻和ADC输入之间的共模电压。共模电压详见AD9434数据手册。
无源元件和PCB考虑寄生因素
该电路或任何高速电路的性能都高度依赖于适当的性能PCB布局包括但不限于电源旁路、控制阻抗线(如需)、元件布局、信号布线、电源层和接地层。ADC和放大器PCB详见教程MT-031和教程MT-101。
滤波器中的无源元件应用于低寄生表面的电容、电感和电阻。所选电感来自Coilcraft 0603CS系列。滤波器表面贴装电容的稳定性和精度为5%，C0G、0402型。
请参见系统的完整文档CN-0238设计支持包(www.analog.com/ CN0238-DesignSupport)
常见变化
可用于需要带宽少、杂散性能高、功耗低的应用ADA4927-1/ADA4927-2或ADA4938-1/ADA4938-2。ADA4927-1带宽为2.3 GHz，仅使用20 mA的电流，而ADA4938-1带宽为1.0 GHz，使用37 mA的电流。
对于需要更低分辨率的应用，8位和500 MSPSAD9484与AD9434引脚兼容。AD9484在250 MHz在模拟输入频率下SNR为47 dBFS。
对于需要较低采样速率的应用，12位和170位 MSPS/210 MSPS/250 MSPSAD9230是与AD9434引脚兼容的ADC，动态性能大致相同。
需要数字预失真(DPD)也可以考虑12位和500位的观测应用 MSPSAD6641这款产品在片内166k × 12位FIFO。
电路评估与测试
修改后的电路使用该电路。AD9434-500EBZ电路板和HSC-ADC-EVALCZFPGA数据采集板。这两块板与高速连接器对接。可以快速完成设置并评估电路性能。经过修改的AD9434-500EBZ板包含依照本笔记所述进行评估的电路，HSC-ADC-EVALCZ数据采集板配合Visual Analog评估软件和SPI控制器软件使用，以正确控制ADC并采集数据。AD9434-500EBZ板的原理图、BOM和布局请参见用户指南UG-290。CN-0238设计支持包中的“readme.txt”文件(www.analog.com/CN0238-DesignSupport)说明了对标准AD9434-500EBZ板做出的修改。应用笔记AN-835详细说明了如何设置硬件和软件，以运行本电路笔记所述的测试。