2.3 数据输出实验/移位门实验
一、实验要求：利用CPTH 实验仪的开关作为控制信号，在数据总线读取指定寄存器的内容DBUS上。
2.实验目的:
1.了解模型机中多寄存器连接数据总线的实现原理。
2、 了解运算器中移位功能的实现方法。
三、实验电路：CPTH 中有7 寄存器可以将数据输出到数据总线，但只有一个寄存器在特定时间输出数据X2，X1，X0决定那一个寄存器输出数据。
数据输出选择器原理图
连接线表
四、实验数据及步骤：
实验1：数据输出实验
设置下表控制信号，检查输出结果
实验2：移位实验
ALU直接输出和零标志位生成原理图
ALU左转输出原理图
ALU右转输出原理图
直通门将运算器的结果不移位到总线。X2X1X0=100 运算器结果通过直通门发送到数据总线。与此同时，直通门上有0个判决 当计算器的结果全0时，电路 时，Z=1.右移门将运算器的结果右移到总线。X2X1X0=101 计算器结果通过右通门发送到数据总线。具体内部连接如下：
Cy 与 CN →DBUS7
ALU7→DBUS6
ALU6→DBUS5
ALU5→DBUS4
ALU4 → DBUS3
ALU3 → DBUS2
ALU2 → DBUS1
ALU1 → DBUS0 Cy 与 CN → DBUS7 当没有进位移位时(CN=0)：
0 →DBUS7 带进位移位时(CN=1)：
Cy →DBUS7
左移门将运算器的结果左移一条送总线。X2X1X0=110 运算器结果通过左通门发送到数据总线。具体连接如下：
ALU6 →DBUS7 ALU5→ DBUS6 ALU4→ DBUS5 ALU3→ DBUS4 ALU2→ DBUS3 ALU1→ DBUS2 ALU0→ DBUS1 当没有进位移位时(CN=0)：
0 → DBUS0 带进位移位时(CN=1)：
Cy→
DBUS0
将55H写入A寄存器
二进制开关K23-K16用于DBUS[7:0]数据输入，数据55H
位置控制信号为：
按住STEP脉冲键，CK从高到低，此时寄存器A的黄色选择指示灯亮，表示选择A寄存器。STEP键，CK由低变高，产生一个上升沿，数据55H写入A寄存器。
S2S1S0=111 运算器结果为寄存器A
注意观察：
移位与输出门是否打开无关。无论计算器结果如何，移位门都会给出移位结果。但是，数据总线是由哪个结果发送的X2X1X0输出选择决定。
五、体验:
在这个实验中，我们感受并熟悉了计算机的移位算法。这个实验可以说是前两个实验和这个实验的总结，包括前两个实验的内容，比如寄存器A，W；S1，S2，S选择的运算。通过这个实验，我学到了很多关于运算器的知识。还有移位操作。寄存器D显示无移位的操作结果，寄存器R显示右移位的操作结果，寄存器L显示左移位的操作结果CN等于1，Cy 1N等于1，表示移位为一。移位的操作方法是右移时，移位后的空位，即最高位Cy 1N值，0或1；左移时，移位后的空位，即最低水平Cy 1N值，0或1。
实验由数据通路组成
一、实验目的
(1)联机双端口通用寄存器组和双端口存储器模块；
(２)进一步熟悉计算机的数据通路；
(3)掌握数字逻辑电路中故障的一般规律，以及消除故障的一般原则和方法；
(4)锻炼分析和解决问题的能力，独立分析故障现象，排除故障。
二、实验电路
图9.14显示了数据通路实验电路图，它连接了双端口存储器实验模块和双端口通用存储器组模块，存储器指令端口不参与实验，通用存储器组连接计算器模块，该实验涉及操作数字存储器DR2。
RAM可以连接到数据总线BUS，因为RAM是三态门输出。此外，双端口通用寄存器组连接到BUS。这样，写入RAM的数据可以由通用寄存器提供，从RAM读取的数据也可以发送到通用寄存器。
在之前的实验中使用了RAM和DR2。在系统中可编程通用寄存器组RF(In System Programable)芯片isplsi 1016年固化了通用寄存器组的功能，类似于双端口寄存器组MC14580，包含一个输入端口和两个输出端口四个8位的通用寄存器，可以同时写入和读取两个数据。输入端口命名为WR端口，连接8位缓冲寄存器ER(已集成在ISPLSI 1016芯片中)，输出端口命名为RS端口和RD端口，分别连接运算器模块的DR1和DR2。其中，连接DR1的RS端口也可以通过8位三态门RSO直接输出到BUS。 在双端口通用寄存器组模块的控制信号中，RS1和RS0用于选择从RS端口读取的通用寄存器，RD1和RD0用于选择从RD端口读取的通用寄存器。WR1和WR0用于选择从WR端口写入的通用寄存器。WRD写入控制信号。当WRD=1时，当T2上升时，从ER写入数据；当WRD=0时，ER中的数据不会写入通用寄存器。LDER信号控制ER从BUS写入数据，RS-BUS信号控制RS端口到BUS输出三态门。上述控制信号分别连接一个二进制开关。
三、实验设备
(1)JYS-4计算机组成原理实验仪 (2)双踪示波器 (3)一个直流万用表 (4)逻辑测试笔
四、实验任务
(1)将实验电路与操作面板的相关信号连接到以前的实验中。 (2)将以下数据(16进制)放入R0=0F、R1=F0、R2=5、R3=AA，用8位数据开关到RF中的四个通用寄存器中。
将0F放入R0的步骤是用8位数码开关将0F放入ER，选择WR1=WR0=0，然后将ER数据放入RF。将数据放入其他通用寄存器的步骤与此类似。
(3)在DR2寄存器和BUS上同时读取R0至R3中的数据，观察其数据是否存储在R0至R3中，并记录数据。BUS上的数据可以直接用指示灯显示，DR2中的数据可以用逻辑笔测试引脚。
(４)用８位数码开关向ＡＲ１送入一个地址０Ｆ，然后将Ｒ０中的０Ｆ写入ＲＡＭ。用同样的方法，依次将Ｒ１至Ｒ３中的数据写入ＲＡＭ中的Ｆ０、５５、ＡＡ单元。
(5)将RAM中AA单元的数据写入R0，55单元的数据写入R1，F0单元写入R2，0F单元写入R3。然后在BUS上读取R3、R2、R1和R0中的数据，通过指示灯验证读取的数据是否正确，并记录数据。
(6)RF并行输入输出试验。
1.选择RS端口对应R0，RD端口对应R1，WR端口对应R2，使WRD=1，观察并行输入输出的结果。选择RS端口对应R2，验证刚才的写入是否有效。记录数据。 2.保持RS端口和WR端口对应R2、WRD=1，并将新数据放入ER中观察并行输入输出结果。RS端口输出旧数据还是新数据？ (7)数据传输过程中发现了哪些故障？怎样克服？
五、实验要求 (1)做好实验预习和准备，掌握实验电路的数据通路特性和通用寄存器组的功能特性。 (2)写实验报告
1.实验目的；
2.如遇故障，记录故障现象，排除故障分析思路，故障定位及性质； 3.实验数据记录；
4.其他值得讨论的问题。
计算机组成原理实验日志3 实验题目：
静态随机存储器实验 实验目的：
掌握静态随机存储器RAM读写数据的工作特点和方法。 实验的主要步骤：
(1)形成时钟脉冲信号T3.具体的接线方法和操作步骤如下:
①连接电源，将示波器连接到方波信号源的输出插孔H23调节电位器W1及W2，使H23端输出实验预期的频率和方波占空比。
②时序电路模块(STATE UNIT)单元中的φ和信号源单元(SIGNAL UNIT)中的H23排针相连。
③在时序电路模块中有两个二进制开关“STOP”和“STEP”。将“STOP开关RUN”状态、“STEP开关EXEC状态时，按下微动开关START，则T3端输出连续方波信号，此时调整电位器W1.用示波器观察T3输出实验要求的脉冲信号。当“STOP开关RUN”状态、“STEP开关STEP状态时，每次按下微动开关START，则T3输出与连续模式相同的单脉冲。用PC在线软件中的示波器功能也可以看到波形。可替代真实示波器。
(2)按图2-2连接实验线，仔细检查线路后接通电源。
图2-2 静态随机存储器实验接线图 (3)写存储器。给存储器00,00
1、0
2、0
数据11分别写入04地址单元H、12H、13H、14H、15H。
从上面的存储器实验原理图(图2-2)可以看出，由于数据和地址都是由一个数据开关给出的，要分时给出。以下内存应分为两个步骤：写下地址的第一步，关闭内存的片选(CE=1)，打开地址锁存器门控信号(LDAR=1)打开数据开关三态门(SW-B=0)，由开关给出要写入的存储单元的地址，并按下START产生T3脉冲将地址输入地址锁定器；第二步是关闭地址锁定器的门控信号(LDAR=0),打开存储器片选择(CE=0)使之处于写作状态，使之处于写作状态(CE=0，WE=1)开关给出本单元要写的数据，并按下STRAT产生T脉冲将数据写入当前地址单元。上述步骤由其他单位依次循环。
如图2-3所示，将存储器流程写入00号单元H为例)。
图2-3 编写存储器流程图
(4)读取存储器。
第00、0依次读出
1、0
2、0
3、04号单元容，观察上述各单元中的内容是否与前面写入的一致。同写操作类似，读每个单元也需要两步：第一步写地址，先关掉存储器的片选(CE=1)，打开地址锁存器门控信号(LDAR=1)，打开,由开关给出要读存储单元的地址，按动START产生T3脉冲将地址打入到地址锁存器；第二步读存储器，关掉数据开关三态门(SW-B=1),打开存储器(CE=0)，使它处于读状态(CE=0，WE=0)，此时数据总线上显示的数据即为从存储器当前地址中读出的数据内容。读其他单元依次循环上述步骤。
读存储器操作流程如下图2-4所示(以从00号单元读出11H数据为例)。
图2-4 读存储器流程图
实验结果：
置入存储器地址00 写入存储器数据 11H 置入存储器地址01 写入存储器数据12H 置入存储器地址02 写入存储器数据13H 置入存储器地址03 写入存储器数据14H 置入存储器地址04 写入存储器数据15H
读数据
置入存储器地址00 读出存储器数据11H 置入存储器地址01 读出存储器数据12H 置入存储器地址02 读出存储器数据13H 置入存储器地址03 读出存储器数据14H 置入存储器地址04 读出存储器数据15H 实验思考题
(1) 一片静态存储器6116(2K×8)，容量是多大？因实验箱上地址寄存器只有8位接入6116的A7－A0，而高三位A8－A10接地，所以实际存储容量是多少？为什么？
答：容量是16kbit大小，当只有A7-A0只有8位字时，实际容量是256*8=4Kbit大小。 (2) 归纳出向存储器写入一个数据的过程，包括所需的控制信号(为“1”还是为“0”)有效。
答：根据实验指导书上WR0有效，此时为写入数据
心得体会：
通过这次实验掌握了静态存储器的基本原理，以及存储器是如何写入数据和读取数据的，强化了计算机存储器的理解
计算机科学与技术-计10
4 计 算 机 组 成 原 理 实 验 报姓
名：
学
号：
班
级：
指 导 老 师：
郑
- 1
计算机科学与技术-计10
4一个上升沿，数据66H 被写入W 寄存器。 3)将11H写入R0寄存器
①K23-K16开关置零，按[RST]钮，按[TV/ME]键三次，进入"Hand......"手动状态。 ②二进制开关K23-K16用于DBUS[7:0]的数据输入，置数据11H
置控制信号为：
③按住STEP脉冲键，CK由高变低，观察现象；放开STEP键，CK由低变高，产生一个上升沿，数据11H 被写入R0 寄存器。 4)将22H写入R1寄存器
①K23-K16开关置零，按[RST]钮，按[TV/ME]键三次，进入"Hand......"手动状态。 ②二进制开关K23-K16用于DBUS[7:0]的数据输入，置数据22H
置控制信号为：
③按住STEP脉冲键，CK由高变低，观察现象；放开STEP键，CK由低变高，产生一个上升沿，数据22H被写入R1 寄存器。 5)将33H写入R2寄存器
①K23-K16开关置零，按[RST]钮，按[TV/ME]键三次，进入"Hand......"手动状态。 ②二进制开关K23-K16用于DBUS[7:0]的数据输入，置数据33H
置控制信号为：
③按住STEP脉冲键，CK由高变低，观察现象；放开STEP键，CK由低变高，产生一个上升沿，数据33H被写入R2 寄存器。
- 3
计算机科学与技术-计104
这时寄存器R3 的红色输出指示灯亮，R3 寄存器的数据送上数据总线。此时数据总线指示灯L7... L0为： 01000100. 将K11(RRD)置为1， 关闭R3 寄存器输出。 11)将12H写入MAR寄存器
①K23-K16开关置零，按[RST]钮，按[TV/ME]键三次，进入"Hand......"手动状态。 ②二进制开关K23-K16用于DBUS[7:0]的数据输入，置数据12H
置控制信号为：
③按住STEP脉冲键，CK由高变低，观察现象；放开STEP键，CK由低变高，产生一个上升沿，数据12H被写入MAR寄存器。 12)将34H写入ST寄存器
①K23-K16开关置零，按[RST]钮，按[TV/ME]键三次，进入"Hand......"手动状态。 ②二进制开关K23-K16用于DBUS[7:0]的数据输入，置数据34H
置控制信号为：
③按住STEP脉冲键，CK由高变低，观察现象；放开STEP键，CK由低变高，产生一个上升沿，数据34H被写入ST 寄存器。 13)将56H写入OUT寄存器
①K23-K16开关置零，按[RST]钮，按[TV/ME]键三次，进入"Hand......"手动状态。 ②二进制开关K23-K16用于DBUS[7:0]的数据输入，置数据56H
置控制信号为：
- 5
计算机科学与技术-计10
4(2)掌握简单运算器的数据传送通道。
(3)能够按给定数据，完成实验指定的算术/逻辑运算。
4.实验步骤：
①将55H写入A寄存器
二进制开关K23-K16用于DBUS[7:0]的数据输入，置数据55H
置控制信号为：
按住STEP脉冲键，CK由高变低，这时寄存器A的黄色选择指示灯亮，表明选择A寄存器。放开STEP键，CK由低变高，产生一个上升沿，数据55H被写入A寄存器。
②将33H写入W寄存器
二进制开关K23-K16用于DBUS[7:0]的数据输入，置数据33H
置控制信号为：
按住STEP脉冲键，CK由高变低，这时寄存器W 的黄色选择指示灯亮，表明选择W寄存器。放开STEP 键，CK 由低变高，产生一个上升沿，数据33H 被写入W 寄存器。
③置下表的控制信号，检验运算器的运算结果
- 7
计算机科学与技术-计10
4实验2：移位实验 将55H写入A寄存器
二进制开关K23-K16用于DBUS[7:0]的数据输入，置数据55H
置控制信号为：
按住STEP脉冲键，CK由高变低，这时寄存器A的黄色选择指示灯亮，表明选择A寄存器。放开STEP键，CK由低变高，产生一个上升沿，数据55H被写入A寄存器。
S2S1S0=111 时运算器结果为寄存器A内容
5.实验结果与分析：
移位与输出门是否打开无关，无论运算器结果如何，移位门都会给出移位结果。但究竟把那一个结果送数据总线由X2X1X0输出选择决定。表中第一行，A中寄存器值为55H=01010101,L为左移结果为：10101010B=AAH，D为直通输入结果为原值，R为右
- 9
计算机科学与技术-计10
4(2)按图3—6连接实验线路， 仔细查线无误后接通源。
4.实验结果与分析：
① 编程
- 11
计算机科学与技术-计104
MAO清零，从而明确本机的运行入口微地址为000000(二进制)。
D．按动“START”键，启动时序电路，则每按动一次启动键，读出一条微指令后停机， 此时实验台上的微地址显示灯和微命令显示灯将显示所读出的一条指令。 注意：在当前条件下，可将“MICRO—CONTROLLER”单元的sE6一sEl接至“SWITCH UNIT”中的S3—Cn对应二进制开关上，可通过强置端sEl一sE6人为设置分支地址。将SEI—SE6对应二进制开关量为“1”，当需要人为设置分支地址时，将某个或几个二进制开关置“0”，相应的微地址位即被强置为“l”，从而改变下一条微指令的地址。(二进制开关置为“0”，相应的微地址位将被强置为“l”) ④ 连续运行
A．将编程开关置为“RUN(运行)”状态。
B．将实验板的单步开关“STEP”置为“EXEC”状态。
C. 使CLR从l→0→l，此时微地址寄存器清“0”，从而给出取指微指令的入口地址为 000000(二进制)。
D．启动时序电路，则可连续读出微指令。
5.实验注意事项：
此次实验主要要掌握微程序控制器的组成、工作原理；明确微程序、微指令、微命令的概念；掌握微指令、微程序的设计及调试方法；通过单步方式执行若干条微指令深入理解微程序控制器的工作原理；用逻辑分析仪测试微程序控制器指令的转移，微程序、微指
- 13
课程名称：计算机组成原理学
院：计算机科学与工程专
业：计算机科学与技术指导教师：廖建明学生姓名：林怡学
号：实验成绩：日
期：实验报告
2012060020023
2014 年 11
28
日月
电 子 科 技 大 学
实
验
报
告
一、实验一：ALU设计实验
二、实验室名称：主楼A2-411 实验学时：4
三、实验目的：
1．熟悉ALU的工作原理。 2．掌握多个ALU的扩展方法。
3．掌握用硬件描述语言设计ALU的方法。
4．掌握数据的暂存和分时传送的方法。
四、实验内容
设计一个8bit ALU,实现两个8bit二进制数的算术运算和逻辑运算, ★算术运算(加、减); ★逻辑运算(与、或、置
1、清0); 实验要求：
1.设计一个4bitALU模块;
2.如何用4bitALU实现8bitALU的功能?
3.数据的输入/输出
输入: 只有8个开关,如何分时输入数据?
输出: 8个指示灯(数据),1个指示灯(进位/借位)
4.控制端输入
模式控制: (算术 / 逻辑)
运算方式控制: (+、- / and、or 、set、clr)
分时控制位: (输入数据的使能端)
数据输入控制脉冲:
五、实验原理： 实验原理图如图一：
图一
由图可知,ALU模块有四个输入,分别为寄存器A、B,模式控制端M与逻辑/算术运算方式控制端SE。输出为四位的D，同时还有一个进位/借位端cout。
其中M端为一位的输入，当M=1时，模块将用于逻辑运算，而M=0时，模块将进行算术运算。而两种运算模式下，两位的输入端SE的不同的值又将控制+、- / and、or 、set、clr等不同的运算方式。所以可以考虑采用if..else..结合case模块的方式来实现always块中的功能描述。
六、实验器材：
PC机、Xilinx ise7.1 集成开发坏境、pq208芯片一块
七、实验步骤：
1、在Xilinx ise7.1 集成开发坏境中输入实验代码，保存并验证其正确性；
2、将模块中使用到的开关与pq208的各个引脚的标号对应起来，并在xilinx中将其设置好；
3、将所需的开关与pq208的对应引脚用电线连接起来，之后将验证正确的代码下载到pq208芯片中；
4、根据实验要求操作各开关，观察指示灯的结果以验证实验的正确性；
实验代码如下：
module alu(A,B,M,SE,D,cout); input [3:0] A; input [3:0] B; input M; input [1:0] SE; output [3:0] D; output cout; reg [3:0] D; reg cout; always @(A,B,M,SE) begin
// 逻辑运算模式 if(M) begin case(SE) 2'b00:D=A&B; //与运算 2'b01:D=A|B; //或运算 2'b10:D=4'b1111; //置1 2'b11:D=4'b0000; //置0 endcase end
else //算术运算模式
begin
case(SE)
2'b00: {cout,D}=A+B; //加法运算 2'b01:{cout,D}=A+B; 2'b10: {cout,D}=A-B; //减法运算 2'b11:{cout,D}=A-B; endcase end end endmodule
I/O 端口与指示灯的连接方式： A[3:0] 与K1，K2，K3，K4相连， B[3:0]与K5，K6，K7，K8相连，
M与K10相连，SE与K12，K11相连，cout与L5相连， 输出端D[3:0]分别与L4,L3，L2，L1相连。
八、实验数据及结果分析：
电路图如图
二、三所示：
图二
图三 图三中，当输入为0-1时，发现指示灯结果如为D[3:0]=1111 且cout=1。分析后可知，这个结果是由于-1的四位二进制补码表示为1111。
九、总结、改进建议及心得体会：
通过本次实验，我不仅完成了Verilog HDL语言从书本知识到实践的转化，同时也加深了对计算机CPU中的ALU模块的各种功能的了解。把自己设计的ALU模块加载到pq208芯片上进行仿真验证，非常好地锻炼了我的动手能力，看到自己写出的代码能够有实质性的成果展示也更好的调动了我的积极性。
总体来说，这次实验是非常有收获的。
电 子 科 技 大 学
实
验
报
告
一、实验二：存贮器设计实验
二、实验室名称：主楼A2-411 实验学时：4
三、实验目的：
1．掌握存贮器的读写控制方法，(读信号、写信号、片选信号)。 2．掌握存储器的字扩展和位扩展方法。 3．掌握用硬件描述语言设计存贮器的方法。 4．了解存储器种类、工作原理和特点。
四、实验原理： 实验原理图如下图：
分析上图可知，我们要把16*4的存储器扩展为一个32*8的存储器模块，总共需要4块16*4的存储器模块。我们首先需要把两块16*4的模块连接在一起扩展为一块16*8的存储器模块，再对两块16*8的模块进行字扩展，最终把它们扩展为一块32*8的静态存储器模块。
五、实验内容：
用字扩展和位扩展的方式，设计一个32X8的静态存储器，能够对其随机的读写。其中：32表示地址的寻址空间大小，8表示数据单元的位数。 要求：
1．设计一个16X4的可随机读写的存储器模块。
2．利用16X4存储器模块，如何通过级连实现32X8的存储器的功能。 3．数据、地址的输入/输出
数据/地址的输入：开关控制。
数据的输出：指示灯显示。 4．控制信号
片选：低有效。
读：低有效。
写：上升沿有效。
六、实验器材：
PC机、Xilinx ise7.1 集成开发坏境、pq208芯片一块
七、实验步骤：
1、把两块16*4的存储器模块位扩展为16*8的存储器模块；
2、继续把两块16*8的存储器模块字扩展为一块32*8的存储器模块；
3、在Xilinx ise7.1 集成开发坏境中把写好的实验代码保存；
4、将模块中使用到的开关与pq208的各个引脚的标号对应起来，将所需的开关与pq208的对应引脚用电线连接起来，之后将验证正确的代码下载到pq208芯片中；
5、根据实验要求操作各开关，对存储器进行读写操作并观察指示灯的结果以验证实验的正确性；
实验代码如下： 16*4存储器设计模块
module ram16_4(din,addr,wr,rd,cs,dout);
parameter D_WIDTH = 4;
parameter A_WIDTH = 4;
input[D_WIDTH-1:0] din;
//D[3:0] input[A_WIDTH-1:0] addr;
//AD[3:0] input wr,rd,cs; output[D_WIDTH-1:0]dout;
reg [D_WIDTH-1:0] ram [(2**A_WIDTH)-1:0]; //16*4
wire [D_WIDTH-1:0] dout;
always @(posedge wr)
if (!cs)
ram[addr] <= din;
assign dout = (!(rd||cs))?ram[addr]:4'bzzzz;
//rd cs同时为低电平 ram[addr] endmodule 16*8存储器设计模块
module ram16_8(d,ad,wr,rd,cs,dout);
input[4:0] ad; input[7:0] d; input wr,rd,cs; output[7:0] dout; ram16_4 m1(.din(d[3:0]),.addr(ad[3:0]),.wr(wr),.rd(rd),.cs(ad[4]|cs),.dout(dout[3:0])); ram16_4 m2(.din(d[7:4]),.addr(ad[3:0]),.wr(wr),.rd(rd),.cs(~ad[4]|cs),.dout(dout[7:4])); endmodule
32*8存储器设计模块
module ram32_8(d,ad,wr,rd,cs,dout);
input[4:0] ad; input[7:0] d; input wr,rd,cs; output[7:0] dout; ram16_8 ram16_8_1(.d(d[3:0]),.ad(ad[3:0]),.wr(wr),.rd(rd),.cs(ad[4]|cs),.dout(dout[3:0])); ram16_8 ram16_8_2(.d(d[7:4]),.ad(ad[3:0]),.wr(wr),.rd(rd),.cs(~ad[4]|cs),.dout(dout[7:4])); endmodule
八、 实验数据及结果分析：
实验结果图如下：
九、 总结、改进建议及心得体会：
本实验对存储器模块进行了字扩展和位扩展，将16*4的模块扩展为32*8的存储器模块，加深了我对于存储器扩展这部分知识的理解，同时让我对于Verilog HDL语言中的模块调用这部分的机制有了更深入的体会。
在验证实验结果的环节，自己动手操作对存储器模块进行读写操作也使我对于存储器这个计算机的重要组成部分有了一个更加感性的认识，对于它的寻址方式，片选逻辑等机制都有了更深层次的掌握。