1.高速PCB布线基本规则：
① 层数的合理选择可以大大降低PCB尺寸，充分利用中间层设置屏蔽，更好地实现就近接地，有效降低寄生电感，有效缩短信号传输长度，大大降低信号间的交叉干扰。 ② 减少高速电路元件引脚间引线的弯曲，弯曲45°折线或弧线可以减少高频信号的外部发射和相互耦合。 ③ 缩短高频电路元件引脚之间的引线，最有效的方法是在自动布线前预约最关键的高速网络。 ④ 减少高频电路元件引脚之间引线层间的重叠，是指减少元件连接过程中使用的过孔。一个过孔可以带来大约0.5pF分布式电容减少过孔可显著提高速度。 ⑤ 注意信号线近距离平行布线时所引入的交叉干扰：若无法避免平行分布，可在平行信号线的方面布置大面积的底线，从而大幅度降低干扰，这是针对双面板而言。相邻的两个层的布线方向取为相互垂直，在高频电路中布线最好在相邻层分别进行水平和垂直布线。 ⑥ 对于特别重要的信号线或局部单元实施布线包围措施，对高速系统也非常有利。 ⑦ 各种信号布线不能形成环路或电流环路。 ⑧ 高频去耦电容应设置在各集成电路块附近。
2. 地线设计：系统地、外壳地(屏蔽地)、数字地、模拟地等。
① 单点接地或多点接地的正确选择。工人通常是1MHz以下可单点接地；10MHz以上时间可采用多点接地，1MHz和10MHz如果最长接地线不超过波长的1/20，可以单点接地，否则可以多点接地。 ② 将数字地与模拟地分开，分别与电源地线连接。尽量增加线性电路的接地面积。 ③ 尽量加粗地线。如果接地线很薄，接地电位会随着电流的变化而变化，导致电子设备的定时信号电平不稳定，抗噪性能差。试着让它通过三倍以上PCB允许电流。如有可能，接地线宽度应大于3mm。 ④ 将接地线形成闭环，缩小电位差，提高电子设备的抗噪能力。
3. 提高抗电磁干扰能力的措施
抗电磁干扰系统需要特别注意 ① 系统时钟频率特别高，总线周期特别快。 ② 该系统包含继电器、大电流开关等大功率、大电流驱动电路。 ③ 包括微弱模拟信号电路和高精度A/D转换电路系统。 应采取的抗干扰措施 ① 如果能使用低速芯片，就不需要高速芯片，在关键地方使用高速芯片。 ② 可降低控制电路上升/下降沿跳变频率。 ③ 尽量为继电器等提供某种形式的阻尼电路。 ④ 使用满足系统要求的最低频时钟。 ⑤ 石英晶体振荡器外壳接地时钟生成器应尽可能靠近使用时钟的元件。 ⑥ 用地线包围时钟区，尽量缩短时钟线长度。 ⑦ I/O尽量靠近驱动电路PCB边缘尽快离开PCB。对进入PCB从高噪声区域添加过滤电路和过滤电路。同时，通过串终端电阻减少信号反射。 ⑧ MCU无用端应连接高电平或接地，或定义为输出端。集成电路上的电源/引脚应连接电源/地面，不得悬挂。 ⑨ 门电路输入端闲置时不要悬挂。闲置的操作放大器正输入端接地，负输入端接地输出端。 ⑩ PCB尽量使用45°折线而不用90°为了减少高频信号的外部发射和耦合。 ? PCB噪声元件与非噪声元件之间的距离应尽可能远，根据频率和电流开关远。 ? 单面板和双面板应单点连接电源和单点接地。电源线和地线应尽可能粗。在经济条件下，可以使用多层板来减少电源/地面的寄生电感。 ? 远离时钟、总线和片选信号I/O线与插件。 ? 模拟电压输入线和参考电压端应远离数字电路信号线，尤其是时钟线。 ? 对A/D数字部分和模拟部分宁愿统一，也不愿交叉。 ? 垂直于时钟线I/O线比平行I/O线干扰小，时钟元件引脚远离I/O电缆。 ? 尽量选择短引脚元件，去耦电容引脚也要尽量短。 ? 关键线尽量粗，两侧加保护地。高速线短而直。 ? 对噪声敏感的线路应尽可能粗，并在两侧增加保护区。高速线路应短而直。 ? 对噪声敏感的线不应与大电流、高速开关线平行。 ·噪声敏感的下部不应布线。如晶体振动。 ·电流环路不应在弱信号电路和低频电路周围形成。 ·不要形成任何信号的环路。如果不可避免，环境应尽可能小。 ·为每个集成电路添加一个去耦电容器；在每个电解电容器的边缘添加一个小的高频旁路电容器。 ·尽量使用大容量的钽电容器，而不是电路充放电储能电容器；使用管状电容器时，外壳应接地。
4. 混合信号布局
① 清除运算放大器下的地平面，以减少寄生电容； ② 每个PCB接地平面必须至少有一层； ③ 对于一些高速信号布线，应在信号线下提供尽可能多的地平面； ④ 覆铜越厚越好(能降低阻抗，提高散热性能)； ⑤ 多个过孔链接必须用于同一地平面； ⑥ 建议在初始设计中将模拟和数字分开； ⑦ 遵循混合信号期间数据手册中的建议，仔细阅读数据手册，会有大量有用的信息（特别是板部分），有些内容非常重要； ⑧ 尽可能接近电源的去耦电容和负载电路，以降低噪声； ⑨ 将模拟、数字和射频信号连接射频信号。
5. 使用过孔
① 过孔尺寸的合理选择。 ② 使用较薄的PCB两种寄生参数有利于减少过孔。 ③ PCB尽量不要更换上面的信号布线。 ④ 电源和地面的引脚应在附近打孔，过孔和引脚之间的引线越短越好。为了减少等效电感，可以考虑并联打多个过孔。 ⑤ 一些接地过孔放置在信号换层的过孔附近，为信号提供最近的回路。甚至可以PCB放置一些多余的接地过孔。 ⑥ 高密度的高速PCB，可考虑使用微型过孔(6)mil-）。
6.一般布局规则
首先了解系统原理图，必须在各个电路中划分数字、模拟、混合数字/模拟元器件，并注意各IC定位芯片电源和信号引脚。 数字电路的初步划分，模拟电路PCB接线区域，然后放置元器件，一般顺序为混合器件-模拟器件-数字元器件-旁路电容。 混合元件必须放置在数字信号区域与模拟信号区域的交界处，并注意正确的方向，即数字信号和模拟信号引脚朝向各自的无限区域。 像参考电压Uref对噪声敏感的信号也应远离容易产生高噪声的部件。一般情况下，尽量集中放置数字元件，可以减少线长和噪音。但是，如果是有时序限制的信号布线，则需要根据线长和结构进行布局调整，并通过模拟确定。旁路电容需要尽可能靠近芯片电源引脚。大容量可以放置在电源接口附近(如47)UF）保持电源稳定，减少频率噪声干扰。
7.电源完整性
电源噪声原因：一是在高速开关状态下，瞬态交流电流过大；二是电流电路上的电感。同步开关噪声、谐振（电源阻抗随频率增加而变化）和边缘效应（尽可能远离边缘）。 开关噪声信号传输的影响更为明显。由于地面引线和平面上存在寄生电感，在开关电流的作用下会产生一定的电压波动，即设备的参考位置不再保持零电平，因此驱动端发送的低电平会出现相应的噪声波形，香味与地面噪声相同（接收端相反），对于开关信号波形，由于地面噪声的影响，信号的下降沿会变慢。
8.电容并联特性及反谐振
在实际应用中，电容器通常是多并联使用的， 因为这可以大大降低等效率ESR(寄生串联电阻)和 ESL(寄生串联电感)，增加电容。对于n个相同的电容器， 并联使用后，等效电容C变为nC，等效电感变成L/n， 等效ESR变为R/n，但谐振频率保持不变。 高速PCB布线需要电容处理 减少电容引线长度，使用宽连线。电容应尽可能靠近期间，并直接与电源引脚连接，以降低电容器高度（使用标签电容器）。不要在电容器之间共用过孔。你可以考虑打多个过孔来连接电源/地面。电容器的过孔应尽可能靠近焊盘（最好打在焊盘上）。