热插拔（hot-plugging或Hot Swap）也就是说，带电插拔是指在不影响系统工作的情况下，在不影响系统工作的情况下，接入或移除设备板卡或模块等带电系统的技术。我们日常生活中最常用的应用是USB热插拔。
一方面，在军事、电信、金融等领域，设备投入运行后，必须日夜运行。当这些设备的部件被拆卸、维护和扩展时，系统不能停止，这意味着巨大的经济损失。这要求设备部件在系统带电运行时进行接入或移除。
另一方面，对连接到总线上的设备，对单个设备进行插入或者拔出的时候，不能对总线产生较大干扰，否则会在总线上产生较大的噪声，引起总线上其他设备的停机或者误码产生，影响整条总线业务。热插拔技术正是在这种需求下应运而生。
民用热插拔技术从民用热插拔技术开始PC在机器开发中，从586年开始，系统总线增加了外部总线的扩展，系统总线初步满足了热插拔的要求。从1997年开始，新的BIOS虽然这种即插即用支持并不代表完全的热插拔支持，但只支持热加热和热替换。
根据电路带电插拔对设备和信号的影响，带电插拔的保护设计分为四个等级。介绍如下。但这四个等级是根据普通逻辑器件（如驱动器等）的电路结构来定义的，FPGA、CPLD大型逻辑器件的端口结构与普通逻辑器件有很大的不同，结构更为复杂，但仍能等同于普通逻辑器件的热插拔等级。
1）0级防护
具有0级保护设计的电路板应在首先关闭主电源时进行安全带电插拔。它不抑制和保护瞬变电流或突变电压，插入电路板接口不能进入高电阻状态。如果插入电路板在系统不断电的情况下进行带电插拔，板上的接口部件或其他部件可能会损坏。只能达到0级保护设计的电路板不能带电插拔。
2）1级防护（Partial Power Down）
具有一级保护设计的电路板可限制带电总线与插入电路板接口之间的电流，防止插入电路板损坏。这种瞬态电流限制可以确保带电插入电路板，而不打断主电源，但在带电插入期间，主系统必须暂停信号传输。需要使用这种保护设计IOFF电路。
3）2级防护（Hot Insertion）
具有二级防护设计的电路板具有带电插拔性能，可防止插入电路板时的驱动冲突。除了具有1级防护设计的能力外，信号端还可以在电源电压上升到指定值之前保持高状态，电源电压超过指定值后按设定状态输出。当电路板断电时，在电源电压降至预定电压值之前，输出保持为驱动逻辑电平，然后变为高阻状态。根据二级防护设计的要求，电路板带电插拔期间总线上的数据传输可能会中断。2级防护设计既需要1级防护设计中的IOFF电路也需要三态电路（PU3S）。
4）3级防护（Live Insertion）
带有三级保护设计的电路板对系统电源和信号没有其他限制、限制和要求。带电插拔和数据交换可以同时进行，即在任何情况下，插拔操作都不会损坏数据，当然，更不用说损坏设备了。为了满足这些要求，进行三级保护设计IOFF、PU3S和预充电I/O。
在过去，当我们使用计算机或其他电子设备时，我们总是被警告：我们不能带电插拔。如果我们带电插拔，可能会导致系统死亡或重启，或接口电路硬件损坏和巨大损失。原因是什么？为什么带电插拔对于不支持热插拔的系统造成如此严重的后果？
（1） 热插拔引起锁紧效应：热插拔前设备之间可能存在较高的电位差。如果不采取相应措施，这种电位差将对设备产生影响IC 芯片构成严重危害，特别是CMOS设备，可能会引起锁锁效应。
（2）热插拔诱发静电问题：虽然冷插拔过程中也有静电问题，但是由于热插拔时一部分电路是处于上电工作状态，因此热插拔时的静电干扰会引发诸如“闩锁效应”之类恶性故障，除此之外，热插拔对于稳定工作的背板设备的静电干扰使得本来在设备内部的背板连接器变成了被静电直接击中的外部接口。
（3）热插拔导致浪涌问题：当单板插入框架时，框架中的其他设备工作稳定，所有储能电容都充满电，单板上的电容没有电荷。当设备与主板接触时，设备上的电容充电将在短时间内从电源系统吸入大量电能，在供电线路上形成比正常工作电流高几倍的浪涌电流。浪涌电流会导致系统复位、锁紧效应、连接器电路板金属连接和电路元件烧坏。
（4）热插拔干扰总线：在总线上插入板卡时，由于新插入板卡电容器的充电和上电过程中存在的一些低阻抗通道，会产生大浪涌电流，降低总线电平，干扰总线上的其他设备，影响总线上其他设备的正常运行。同时，插拔也会给总线接口带来静电问题。
（1） 定义：闩锁（Latch up）是指CMOS固有的寄生双极晶体管在电源和地面之间形成低阻通路。
(2)故障现象:CMOS芯片电源与地面之间的大电流通过，导致芯片本身烧毁失效，严重影响周围电路和易燃设备（如钽电容器）。
(3)内部机制:见图2-1
图2-1 锁定内部机理示意图
如图2-1所示，CMOS当锁锁效应发生时，其中NMOS的有源区、P衬底、N阱、PMOS的有源区构成一个n-p-n-p寄生晶体管的结构管（Q1、Q2)本质上是寄生双极晶体管的连接。P衬是NPN基极，也是PNP集电极，即NPN的基极和PNP集电极连接；N阱既是PNP基极，也是NPN的集电极。由于P衬底和N陷阱有一定的电阻，分别使用R1和R2来表示。
当N陷阱或衬底上的电流足够大时，使R1或R2上的压降为0.7V，就会是Q1或者Q2开启。例如Q打开时，它会提供足够大的电流R2，使得R2上压降也达到0.7V，这样R2也将打开，并提供反馈电流Q1.形成恶性循环，最终导致大部分电流从VDD直接通过寄生晶体管到达GND，而不是通过MOSFET这样，电流就无法控制电流。
寄生晶体管在元件中的连接关系可以用集总元件来表示，如图2-2所示，其结构实际上是双端的PNPN结构，如果加上控制栅极，就会形成门极触发的闸管。该结构具有如图3所示的负阻特性，称为锁效应(锁是闸管的专有名词)。即双端PNPN在正偏置条件下，设备开始处于正阻状态。当电压达到转弯电压时，设备将通过负阻区域从阻塞状态进入导通状态。这种状态的转换可以由电压触发(=0)也可以由门极电流触发(≠O)。门极触发大大降低了正转折电压。
图2 -2PNPN双端器件
当两个寄生晶体管工作时，形成正反馈电路，加深可控硅导通。因此，在设备级描述中，大电流将从电源流向接地端，导致正常电路工作中断，甚至因高电流散热而烧毁芯片
(1)正反馈:寄生双极晶体管电流增益必须大于1。β1β2.>1
(2)外触发条件:维持足够长时间的外部电流，使双极晶体管导通。
(3)电流供应能力:外电路可以继续提供维持锁定所需的电流。
(1)输入/输出脚电压:最常见的原因是高电平高于芯片电源，低电平低于芯片地面。
(2)电源端异常浪涌电压或噪声干扰，
(3)地线引入异常干扰电压。
(1)通信管脚先于电源管脚连接CMOS输入/输出脚电压高于电源电压或低于地电压。
(2)板卡插入时，由于电容充电电流，背板电源异常波动，导致设备锁紧。
(3)单板插入时板上静电放电引起的锁锁
(4)板卡拔出时，由于电感的感应电压，背板会被拔出。CMOS器件闩锁。
（1） 防止引入触发信号的电路接口。
（2）COMS设备输入/输出端增加限流电阻。驱动长期负载时，匹配以减少过冲和下冲。如果允许，可以CMOS在设备端口加两个二极管，一个接地，一个接电源。该系统由用户操作I/O，在I/O串联一个电阻限流，在端口加两个二极管，一个接地，一个接电源。
(3)小功耗器件电源线上串限流电阻、串电阻、限流，消除栓锁造成的损坏。
(4)防止电源/地线电压波动
(5)避免大电容负载
(6)带电插拔时，要求连接顺序如下:GND、低压电源，高压电源，I/O。其中，电压以绝对值计。同一振幅的正负电源同时上电，可以抵消两者的影响。
(7)做好电源去耦工作，避免电源电压上冲或下冲造成的锁紧。
(8)数字电路与模拟电路连接时，如下图所示，通过电阻分压比二极管更好。
(9)继电器等感性负载，加反接二极管吸收浪涌电流。
（11）高低电压电源之间接二极管，避免在上下电时，低电压电源端电压超过高电压电源端过多，起箝位作用。
（12同电压的不同电源之间加两个相互反接的肖特基二极管。
（13）AGND与DGND之间加两个相互反接的肖特基二极管。
下集内容预告：
热插拔导致的静电问题及其防治
热插拔导致的浪涌问题及其防治
总线热插拔
热插拔最新解决方案
本文整理自
1、《工程技术基础-热插拔知识详解及案例分析教材》百度文库，作者不详
2、“闩锁效应”与“热插拔”
3、KyechongKim a, Agis A. Iliadis ，Latch-upeffects in CMOS inverters due to high power pulsed electromagnetic interference
4、 GENDA.HU,ABetter Understand of CMOS Latch-Up