如何提高带处理器电子产品的抗干扰性和电磁兼容性？
1、 以下系统应特别注意电磁干扰：
(1) 系统时钟频率特别高，总线周期特别快。
(2) 该系统含有大功率、大电流驱动电路，如火花继电器、大电流开关等。
(3) 微弱模拟信号电路和高精度A/D改变电路系统。
2、 采取以下措施提高系统的抗电磁干扰能力：
(1) 选用低频微控制器：
选择外时钟频率低的微控制器可以有效降低噪音，提高系统的抗干扰能力。方波中的高频成分远远超过正弦波。虽然方波的高频成分 比基波较小，但频率越高，越容易发射成噪声源。微控制器产生的最有影响力的高频噪声约为时钟频率的3倍。
(2) 减小信号传输中的畸变
微控制器主要采用高速控制器CMOS技术制造。信号输入端静态输入电流为1mA输入电容10左右PF左右输入阻抗相当高，高速CMOS电路的输出端相当可观 负载能力，即相当大的输出值，门的输出端通过长期输入阻抗相当高，反射问题非常严重，会导致信号畸变，增加系统噪声。当 Tpd＞Tr在传输线中，必须考虑信号反射、阻抗匹配等问题。
印刷板上信号的延迟时间与导线的特性阻抗有关，即印刷板材料的介电常数有关。可以粗略地认为，印刷板导线中信号的传输速度约为光速的1/3至1/2。逻辑电话元件常用于由微控制器组成的系统Tr(标准延迟时间)3-18ns之间。
在印刷电路板上，信号通过7W电阻和一段25cm长线延迟时间约为4~20ns之间。也就是说，印刷线上信号引线越短越好，最长不超过25cm。而且过孔数量要尽量少，最好不要超过2个。
当信号上升时间快于信号延迟时间时，应按快速电子处理。此时，应考虑传输线路的阻抗匹配。应避免印刷电路板上集成块之间的信号传输Td＞Trd的情况，印刷线路板越大系统的速度就越不能太快。
印刷电路板设计的规则总结如下：
在印刷板上传输信号的延迟时间不得大于所用设备的标称延迟时间。
(3) 减少信号线间的交叉干扰：
A上升时间为Tr阶跃信号通过引线AB传向B端。信号在AB在线延迟时间为Td。在D点，信号反射和到达B点后，由于A点信号的向前传输AB 线的延迟，Td时间过后，一个宽度会被感应到Tr页脉冲信号。因为C点AB上信号的传输和反射感应到信号的宽度AB在线延迟时间的两倍， 即2Td正脉冲信号。这是信号间的交叉干扰。干扰信号和C点信号的强度di/at与线间距离有关。当两条信号线不长时，AB上面看到的其实是 两个脉冲的迭加。
CMOS工艺制造的微控制由输入阻抗高、噪声高、噪声容量高组成。数字电路迭加100~200mv噪声不影响其工作。若图中AB线是模拟信号 干扰变得不可容忍。如果印刷电路板是四层板，其中一层是大面积地面或双面板，当信号线的反面是大面积地面时，信号之间的交叉干扰就会减少。原因是，大 信号线的特性阻抗降低，D端信号的反射大大降低。与信号线到地间介质的介电常数平方成反比，与介质厚度的自然对数成正比。若AB 线是模拟信号，避免数字电路信号线CD对AB的干扰，AB线下要有大面积的土地，AB线到CD线的距离大于AB线与地之间的距离2~3倍。局部屏蔽可用 地线布置在有引结的引线左右两侧。
(4) 降低电源噪声
在为系统提供能源的同时，电源还将其噪声添加到电源中。电路中微控制器的复位线、中断线等控制线最容易受到外部噪声的干扰。电网上的强干燥 干扰通过电源进入电路。即使电池供电系统，电池本身也有高频噪声。模拟电路中的模拟信号无法承受电源的干扰。
(5) 注意印刷线板和部件的高频特性
在高频情况下，印刷电路板上的引线、过孔、电阻、电容器和连接器的分布电感和电容器不容忽视。电容器的分布电感不容忽视，电感器的分布电容器也不容忽视。电阻产生正确 当长度大于噪声频率相应波长的1/20时，会产生天线效应，噪声会通过引线向外发射。
印刷电路板的过孔约为0.6pf的电容。
集成电路本身的包装材料介绍2~6pf电容。
一个线路板上的接插件，有520nH分布电感。24引脚集成电路扦插座双排直扦，引入4~18nH的分布电感。
这些小分布参数可以忽略频率的微控制器系统中可以忽略不计；必须特别注意高速系统。
(6) 元件布置应合理分区
元件在印刷电路板上的位置应充分考虑抗电磁干扰问题。原则之一是各部件之间的引线应尽可能短。在布局上，模拟信号、高速数字电路和噪声源（如继电器、大电流开关等）应合理分离，以尽量减少相互信号耦合。
G 处理好接地线
在印刷电路板上，电源线和地线是最重要的。克服电磁干扰的主要手段是接地。
对于双面板，地线布置特别讲究。通过单点接地法，电源和地面从电源两端连接到印刷电路板，电源一个接点，地面一个接点。印刷线路板上应有多个返回 回地线，这些都会聚集在回电源的接点上，即所谓单点接地。所谓模拟地、数字地、大功率器件地开分，就是布线分开，最后汇集到这个接地点。与印 屏蔽电缆通常用于连接刷线路板以外的信号。屏蔽电缆两端接地高频和数字信号。用于低频模拟信号的屏蔽电缆最好在一端接地。
对噪声和干扰非常敏感的电路或高频噪声特别严重的电路应用金属盖屏蔽。
(7) 用好去耦电容。
好的高频去耦电容器可以去除到1GHZ的高频成份。陶瓷电容或多层陶瓷电容具有良好的高频特性。设计印刷线路板时，每个集成电路的电源，地之间都要加一个去 耦电容。去耦电容器有两个功能：一方面是集成电路的蓄能电容器，提供和吸收集成电路开关时的充放电能；另一方面，设备的高频噪声。数字电路中 典型的去耦电容为0.1uf去耦电容为5nH分布电感的并行共振频率约为7MHz也就是说，对于10，MHz以下噪声具有良好的去耦效果 40MHz上述噪声几乎无效。
1uf，10uf并行共振频率为20MHz以上，去除高频噪声的效果更好。在电源进入印刷板和1的地方uf或10uf去高频电容往往是有益的，即使是电池供电系统也需要这种电容。
每10片左右的集成电路应增加一个充放电电容器，或称为储放电容器。电容器尺寸可选择10个uf。最好不要使用电解电容器。电解电容器卷起两层溥膜。这种卷起结构在高频时表现为电感。最好使用胆电容器或聚碳酸酝酿电容器。
去耦电容值的选择不严格，可按C=1/f计算；即10MHz取0.1uf，对于由微控制器组成的系统，取0.1~0.01uf两者都可以。
一些降低噪声和电磁干扰的经验。
(1) 不需要高速使用低速芯片，关键地方使用高速芯片。
(2) 降低控制电路上下边跳变速率的方法可以串一个电阻。
(3) 尽量为继电器等提供某种形式的阻尼。
(4) 使用满足系统要求的最低频时钟。
(5) 时钟生成器应尽可能靠近使用时钟的设备。石英晶体振荡器外壳应接地。
(6) 时钟区用地线圈起来，时钟线尽量短。
(7) I/O驱动电路尽可能靠近印刷板，让它尽快离开印刷板。进入印刷板的信号应添加滤波器，高噪声区域的信号也应添加滤波器。同时，采用串终端电阻减少信号反射。
(8) MCD无用端应连接高度，或接地，或定义为输出端，集成电路上的电源端应连接，不得悬挂。
(9) 不要悬挂闲置的门电路输入端，将闲置的正输入端接地，负输入端接地。
(10) 印刷板尽量使用45折线而不是90折线，以减少高频信号的外部发射和耦合。
(11) 印刷板根据频率和电流开关特性进行分区，噪声元件应远离非噪声元件。
(12) 单面板和双面板用单点电源和单点接地、电源线和地线尽可能粗。如果经济能承受，用多层板减少电源和地面容生电感。
(13) 远离时钟、总线和片选信号I/O线与插件。
(14) 模拟电压输入线和参考电压端应远离数字电路信号线，尤其是时钟。
(15) 对A/D类型设备、数字部分和模拟部分宁愿统一也不愿交叉。
(16) 垂直于时钟线I/O线比平行I/O线干扰小，时钟元件引脚远离I/O电缆。
(17) 元件引脚尽可能短，去耦电容引脚尽可能短。
(18) 关键线尽量粗，两侧加保护地。高速线短直。
(19) 对噪声敏感的线不应与大电流、高速开关线平行。
(20) 不要在石英晶体和对噪声敏感的设备下走线。
(21) 不要在低频电路周围形成弱信号电路和电流环路。
(22) 不要形成任何信号，如果不可避免，让环路区域尽可能小。
(23) 每个集成电路都有一个去耦电容器。在每个电解电容器的边缘添加一个小的高频旁路电容器。
(24) 电路充放电储能电容器采用大容量钽电容器或聚酷电容器。使用管状电容器时，外壳应接地。