一、概述
1.什么是高速电路？
- 一般认为：高速电路频率≥50MHz而且这部分频率电路达到1/3。
- 客观地说，考虑到上升和下降的边缘和延迟，当信号的传输路径大于1/6倍时，被认为是高速信号。
- 因此，如果信号的传输延迟大于数字信号驱动端的1/2，则认为这种信号是高速信号，产生传输线效应，即高速电路。
2.高速信号
- 一般来说，通过设备手册可以获得信号上升时间的典型值，而信号的传输时间是PCB由实际布线长度决定，PCB板上每英寸的传输延迟约为0.167ns(约5~6inch/ns)。
- 若过孔多，设备管脚多，信号线设置约束多，延迟增加。
- 通常，高速逻辑器件的信号上升时间约为0.2ns。
设Tr信号上升时间，Tpd延迟信号线传输。
- Tr>4Tpd，信号落在安全区；
- 2Tpd > Tr > 4Tpd，信号落在不确定区域；
- Tr ≤2Tpd，信号落在问题区。
3.高速设计
- 电源滤波，均匀分配电源，降低系统噪声
- 匹配信号线，减少反射
- 减少线间串扰
- 减少地弹效应
- 阻抗匹配
- … …
4.整体设计理念
- 整体了解单板宏观
- 了解硬件研发过程节点
- 熟悉设计规范
- 能平衡SI、SI、EMC、成本、周期等要求
A、SI/PI/EMC设计指南 B、开关电源PCB设计指南 C、射频/模拟PCB设计指南 D、接口电路PCB设计指南 E、时钟电路PCB设计指南
高速PCB设计流程
:主芯片方案、电源方案、主总线、信号流向、电源树、接口类型、工艺方案EMC整体了解和规划方案 :综合考虑信号质量，EMC、热设计、DFM在此基础上，合理放置主要设备PCB上 :满足信号质量，DFM、EMC在规则要求下，完成设备放置和信号互连 :Sl仿真、PI仿真、热仿真 :利用Valor等待先进工具DFM
二、高速PCB层与阻抗设计
1.PCB层叠理论基础
- 信号线阻抗：介质厚度对阻抗有很大影响，尽量减小线宽，增加线距（3）W原则)，减少串扰
- 信号返回路径： -低速中，电流沿着最小电阻路径流动 -在高速公路上，电流沿着最小电感路径流动
- 电源、地平面： -为数字信号的转换提供稳定的参考电压 -为所有逻辑器件提供电源 -控制信号之间的串扰
- 电源完整性要求：电源对地保持低阻抗，电源阻抗为
-D电源地平面间距，W平面重叠面积 - 平面隔离技术：建议使用额外的地平面而不是电源平面来隔离布线
2.叠层设计原则
参考 PCB_3.PCB叠层 PCB_4.确定PCB层压
3.阻抗设计精度
- 阻抗精度要求一般为±10%，严格的±5%
- 控制阻抗的连续性比片面追求阻抗值更重要
4.PCB设计在设计过程中不连续
三、高速PCB布局布线设计
1.布局思路
- 提前规划，绘制框图
- 预布局(不受板框，DRC限制）
- 模块化布局
- 布局优化
2.布局设计规则
熟悉规则，有书面规定检查比较。
3.Fanout(扇出)设计
QFN
调整模块时，做好风扇出口，确保风扇出口时的布线通道(设备本体下，设备Pin下，缝隙)。
PIN间距0.5MM
- 单片时，信号线应尽可能外出，电源应尽可能外出，滤波电容应放置在附近
- 双片时正反对贴，共用电源和地孔，就近放置滤波电容
BGA
0.5BGA扇出，一阶HDI
- BGA可自动使用fanout，然后根据具体情况调整孔的位置；-由于阻抗控制，盲孔应尽可能短。
- 0.5BGA扇出，盲孔尽量打在四个焊盘的中间；不要打在焊盘上，否则加工要做电镀填孔，成本高
0.4BGA扇出，一阶HDI。
- 0.4BGA只能打在盘子上。
4.布局思路
- 规则驱动设计
- 优先考虑关键信号
- 整板布线
- 电源、地处理
- 等长绕线
- 布线优化
5.布线设计规则
熟悉规则，有书面规定检查比较。
四、高速PCB仿真介绍
1．高速PCB仿真的目的
- 确定关键信号
- 确定关键信号和总线
- 确定方案
- 确定结构
- 提前预估
- 确保硬件设计质量
2．高速PCB仿真流程
- ：了解信号类型、特征及相关要求，获取模型
- ：规划高速链路布线路径，估计最长最短的大致布线长度，提前选择几个板，获取相关参数
- ：根据信号阻抗、单板空间和板厚，确定层数，计算差分阻抗，创建传输线模型
- ：确定过孔结构、回流孔、扫描频率或变量等参数，分析模拟结果，输出过孔模型
- ：根据规划，建立串行链路原理图，并设置相应的参数
- ：对模拟结果进行分析，优化布线、过孔、平衡等参数
3．高速PCB模拟痛点和难点
- 仿真软件的使用比较复杂
- 许多设备的模拟模型很难获得
- 对SI理论知识没有彻底理解
- 仿真软件很贵
4．高速PCB仿真应用
- 高速串行链路模拟(例如PCIE）
- 高速并行链路模拟(DDR系统级验证)
- 电源仿真(分析确定载流宽度等)
相关内容及图片为《电巢》课程学习记录，侵删。