stm32

由IIC地址决定，8位地址，减去1位广播地址，是7位地址，2^7=128，但是地址0x00不用，那就是127个地址， 所以理论上可以挂127个从器件。

但是IIC协议没有规定总线上device最大数目，但是规定了总线电容不能超过400pF。

管脚都是有输入电容的，PCB上也会有寄生电容，所以会有一个限制。实际设计中经验值大概是不超过8个器件。

总线之所以规定电容大小是因为，IIC的OD要求外部有电阻上拉，电阻和总线电容产生了一个RC延时效应，电容越大信号的边沿就越缓，有可能带来信号质量风险。

传输速度越快，信号的窗口就越小，上升沿下降沿时间要求更短更陡峭，所以RC乘积必须更小。

来自# IIC总线最多可以挂多少个设备 和 p205 -206

STM32F4系统控制器有4个USART和4个UART，其中USART1和USART6的时钟来源于APB2总线时钟，最大频率为90MHz，其它6个时钟来源于APB1总线时钟，其最大频率为45MHz。

来自p161

• 首先检查上下两机位是否一致：波特率、数据位、停止位、奇偶校验等等
• 其次检查线缆：线缆长度是否过长，引入串扰，阻抗是否匹配，信号畸变是否在可控范围内
• 地电位：因为串口调试一般只需要三线RX、TX、GND，地电位也非常重要，务必使你调试用的电脑地和你要调试的电路地电位基本一致（最好共地）。
• 电平：如果你使用的TTL串口，那么还需要考虑是不是5V和3.3V的差异导致上述情况。

假设STM32配置了3个中断向量

1. 当STM32响应中断时，中断A能打断中断B的中断服务函数吗？

2. 中断C能打断中断A吗？

3. 如果中断A和中断C中断同时到达，响应哪个中断？

1. A可以打断B

2. C不能打断A

3. 响应中断A

原因略

TIM1和TIM8定时器的功能包括【高级】

EXTI 外部中断/事件控制器管理了控制器的23个中断/事件线，EXTI可分为两部分功能：一是产生中断，另一个是产生事件。

来自p136

SysTick 系统定时器是CM4内核中的一个外设，内嵌在NVIC中。系统定时器是一个24位的向下递减的计数器，计数器每计数一次的时间为1/SYSCLK，一般我们设置系统时钟SYSCLK等于180MHz。

来自参考手册

RCC通过AHB时钟(HCLK)8分频后作为Cortex系统定时器(SysTick)的外部时钟。

通过对SysTick控制与状态寄存器的设置，可选择上述时钟或Cortex(HCLK)时钟作为SysTick时钟。

也就是说SysTick时钟源可以来自两个地方：

• AHB时钟8分频
• HCLK（内核）时钟

通过SysTick控制与状态寄存器的设置进行选择时钟源。

来自p145 和 STM32的SysTick时钟源来自哪里？

B a u d = f P L C K 8 × ( 2 − O V E R 8 ) × U S A R T D I V Baud=\frac{f_{PLCK}}{8{\times}(2-OVER8){\times}USARTDIV} Baud=8×(2−OVER8)×USARTDIVfPLCK​​

SCL线的时钟信号，由IIC接口根据时钟控制寄存器（CCR）控制，控制参数主要为时钟频率。配置IIC的CCR寄存器可修改通信速率相关的参数

• 可选择IIC通信的“标准/快速”模式，这两个模式分别对应100kbps/400kbps的通信速率。
• 在快速模式下可选择SCL时钟的占空比 T l o w T h i g h \frac{T_{low}}{T_{high}} Thigh​Tlow​​，可选2或16/9模式。
• CCR寄存器中还有一个12位的配置因子CCR，它与IIC外设的输入时钟源共同作用，产生SCL时钟。STM32的IIC外设都挂载在APB1总线上，使用APB1的时钟源PCLK1。 SCL信号线的输出时钟公式如下

标准模式

T h i g h = C C R × T P C L K 1 T_{high}=CCR{\times}T_{PCLK1} Thigh​=CCR×TPCLK1​

T l o w = C C R × T P C L K 1 T_{low}=CCR{\times}T_{PCLK1} Tlow​=CCR×TPCLK1​

快速模式 T l o w T h i g h = 2 \frac{T_{low}}{T_{high}}=2 Thigh​Tlow​​=2

T h i g h = C C R × T P C L K 1 T_{high}=CCR{\times}T_{PCLK1} Thigh​=CCR×TPCLK1​

T l o w = 2 × C C R × T P C L K 1 T_{low}=2{\times}CCR{\times}T_{PCLK1} Tlow​=2×CCR×TPCLK1​

快速模式 T l o w T h i g h = 16 / 9 \frac{T_{low}}{T_{high}}=16/9 Thigh​Tlow​​=16/9

T h i g h = 9 × C C R × T P C L K 1 T_{high}=9{\times}CCR{\times}T_{PCLK1} Thigh​=9×CCR×TPCLK1​

T l o w = 16 × C C R × T P C L K 1 T_{low}=16{\times}CCR{\times}T_{PCLK1} Tlow​=16×CCR×TPCLK1​

例如，PCLK1=45MHz，想要配置400kbps的速率

PCLK时钟周期： T P C L K 1 = 1 45000000 T_{PCLK1}=\frac{1}{45000000} TPCLK1​=450000001​

目标SCL时钟周期： T S C L = 1 400000 T_{SCL}=\frac{1}{400000} TSCL​=4000001​

SCL时钟周期内的高电平时间： T H I G H = 1 3 T S C L T_{HIGH}=\frac{1}{3}T_{SCL} THIGH​=31​TSCL​

SCL时钟周期内的低电平时间： T L O W = 2 3 T S C L T_{LOW}=\frac{2}{3}T_{SCL} TLOW​=32​TSCL​

CCR的值： C C R = T H I G H T P C L K 1 = 37.5 CCR=\frac{T_{HIGH}}{T_{PCLK1}}=37.5 CCR=TP