无源晶体振荡器电路设计可参考如图1所示的皮尔斯振荡器电路模型。设计师只需为晶体振荡器Q配置合适的外围电路，即两个外部负载电容器CL1、CL2.外部限流电阻RExt，晶振可以正常工作。CS板级之间存在杂散电容。
图1：晶振外围电路设计图
以下作者结合智能采集终端项目EPSON本公司分析了两种无源晶振试验结果，谈谈如何正确设计无源晶振硬件电路。
CPU主12M时钟选用Epson公司的12MHz型号为无源晶振FA-20H-12.000MHz-12.0pF-30ppm。如图2所示，该晶振指标具有体积小、储存温度范围超宽、工作稳定范围超宽、温度频差低、老化速度低等优点。
图2：FA-20H-12.000MHz-12.0pF-30ppm指标
12MHz如图3所示，开始时间为2.65ms，幅值为3.21V，满足A公司CPU时钟产品的设计要求（开始时间小于10ms；高电平幅值为3.3V±5%).5ppm如图4所示，频偏过大可能导致系统频率不准确，因此需要调整频偏。
图3：12MHz时钟波形图
图4：12MHz时钟频谱图
参照晶体等效模型，图5中Co为并电容；Lm代表晶振惯性的等效电感；Cm代表晶振弹性的等效电容；Rm为等效电阻，代表晶振的损耗。
图5:无源晶振等效模型
实际频率与标称频率的关系：FP= FS×[1 Cm/2(CO CL)]……①
FS串联频率为0：FS= 1/[2π(Lm×Cm)1/2]……②
CL晶振负载电容：CL= (CL1×CL2)/( CL1 CL2) Cs ……③
根据公式①②③知识：增加负载电容可以降低实际频率FP；减少负载电容可以增加实际频率FP。所以可以改变CL1和CL2.通过计算CL变化1pF，FP几百赫兹可以改变。原电路使用两个20pF电容串联10pF。参考设备库发现略大于20pF的电容只有22pF，27pF和30pF。如果用两个22pF串联，频偏还是很大的。若使用两个27pF串联，频率偏小。试用不同容值27pF和22pF串联，电容为12.1pF，测量频偏落在设计范围内。因此，晶振电路上的两个电容可以不相等，晶振的振荡频率可以通过微调电容值来微调。
计量模块36.768kHz时钟电路设计改进
采用Epson公司的32.768kHz型号为无源晶振MC-146-32.768kHz-12.5pF-20ppm。如图6所示，该晶体振动指标具有超宽存储温度范围、超宽工作稳定范围、低调节频差、低温频差、低老化速度等优点。
图6：MC-146-32.768kHz-12.5pF-20ppm指标
32.768kHz如下图所示，晶振波形的峰值VPP= (690-130)mV= 560mV。
图7：36.768kHz时钟波形图
根据皮尔斯振荡器电路模型：
驱动等级DL = I2QRMS×ESR = (2πF×VRMS×Ctot)2×ESR...④
其中：IQRMS均方根有效值流过晶振电流，ESR晶振等效电阻65k，F为晶振频率32.768k。
VRMS= VPP/23/2 ≈ 0.2VCtot= CL1 (CS/2) Cprobe≈15.5pF，公式中CL1为10pF，CS取3pF，探头电容Cprobe一般取5pF。
根据公式④计算晶振的实际驱动水平约为0.026uW，远小于指标要求的驱动级0.1uW。如果驱动能力不足，晶体振动有不振动的风险。此时，可以通过改变负载电容或增加峰值来提高驱动水平。
查看原理图，发现晶振外围电容为两个10pF串联，加上杂散电容，负载电容为8pF，不符合选择要求的12.5pF。后续先增加外部电容，改为两个18pF测试发现负载电容增加4pF，峰值略有下降。
2）晶振XOUT引脚(相应的计量芯片)XIN引脚)串联一个1k电阻，串联电阻RExt其功能是降低驱动晶体的功率，防止晶体振动进入泛音模式，但串联电阻会导致晶体振动峰值低，导致驱动能力不足。当晶振上的功耗超过晶振制造商给定的值时，RExt是必要的，否则RExt00原则，MC-146-32.768kHz的最大驱动级别能达到0.5uW，所以去掉1k电阻试验发现峰值VPP增大约100mV。
根据公式④计算改进后，电路的驱动级别约为0.085uW，接近典型值0.1uW，满足设计要求。