Metal知多少？
接下来，让我们来看看连接器件和实现电路功能的金属线metal。 Metal金属线是为了传输电流，因此主要需要解决和降低其(寄生)电阻 多考虑电容。(寄生)电感一般被忽略，高频电路除外。 主要从两个方面分析解决
- 电路方面
A、 如果使用金属线，主要流过电流(如电流镜) MOS 管道漏极连线、功率 MOS 管道漏极等)。在这种情况下，金属连接的寄生电阻越小越好。此时，金属导线需要尽可能宽，以降低寄生电阻和导线压降IR。 B、 如果所用金属线是用于高频信号，如clock 金属连接不宜过宽，否则寄生电容过大，影响频率。此时还应添加信号shield 信号线。 C、其他低频控制信号，如 enable 、able 这些信号通常被接收 MOS 管过的电流很小，这些金属连接宽度(寄生电容、寄生电阻)不太重要，不需要过多考虑。 - 版图方面 (在考虑金属线周围环境的前提下)
A、 对于电流较大的信号线，电路越宽越好，但由于工艺和物理条件的限制，地图较宽的金属线会受到限制。由于高温和应力的影响，过宽的金属线会翘曲、变形甚至断裂。所以很宽的金属线需要打 slot，slot尺寸因工艺厂的工艺而异。 此外，由于皮肤效应，金属表面和边缘的电流过宽，金属线分布不均匀。当电流很大时，金属线应采用两种方式排列：同层金属线并联（类似于宽金属线）slot）；不同的金属线并联，过孔要尽量多打，节省面积。 B、 不同层金属导线的连接应尽可能多地打孔via，降低寄生电阻。由电路和工艺决定的过孔尺寸和数量最小。 C、 越靠近 AA(有源区)金属如 M0.尽量不要从上面经过MOS 管、敏感电阻等器件。因为这些设备的性能会受到后期金属线处理（高温溅射、蚀刻、退火等）的影响。尽量用更高层次的金属线代替。 此外，在某些电路中，需要单独考虑金属线的宽度和长度。 D，各层Metal布线方向。奇数层横向偶数是否纵向，Metal连接从第四层等。 综上所述，对电路和地图的分析和解决方案 看模拟版图中常见的大电流金属线
为什么我们要走宽金属？ Metal 呢？
原因是电路要求电流的承载能力应该很大。电源线、 在电源开关管上连接，芯片地线等，这条线会很宽。如果我们直接使用非常宽的， Metal 随着温度的升高，大块金属中间会拱起(热胀冷缩)，破坏绝缘层和芯片。即使运气好，芯片也不会损坏。随着时间的推移，这种金属很可能会断裂，运气不好的会直接断裂。断路的后果大家都知道——直接断路。 如何解决宽金属问题？ 想必这是大家最关心的事情。大家都知道要打slot（槽，有 slotrule,品字形，沿电流打开)，slot 即使金属断了，也不会完全断。一种方法是重叠金属，当然需要足够的金属层，即不同金属层的并联。另一种方法：如果只使用一层金属，宽金属线可以直接分成多个细金属并排(最细的金属线要满足 design rule），类似于金属并联，也可以理解为 MetalBus（总线）。 注意金属密度 另外，金属宽度会导致金属密度过大，影响金属覆盖率。金属覆盖率 Metal ratio：最好在30%-55%之间(根据所用工艺)，如果比例偏离，铝腐蚀不好，不干净或过度腐蚀。不知道大家在交 GDS 有没有修改过这个？ DRC 错误，这个会直接影响产品良率，我们都是修改 OK 以后交，所以也要注意这个问题。 如何选择金属宽度来避免EMIR，（EM电流应力和IRdrop）呢？ EM电迁移问题 金属电迁移问题用于表示芯片上金属互连线断裂、熔化等故障原因。当电子流过金属线时，与金属线的原子发生碰撞，导致金属电阻增大，发热。如果大量电子在一定时间内与金属原子碰撞，金属原子将沿电子方向流动。这将导致两个问题：第一，移动原子将在金属上留下空间，如果大量原子移动，连接断开；第二，移动原子必须停在某个地方，如果原子停在某个地方短路，芯片的逻辑功能将发生错误。 电迁移是一种长期的损失现象，经常表现出芯片有时序或功能错误。如果芯片中的一条连接是唯一的，那么当发生电迁移问题时，整个芯片的功能就会失效。如果有些连接有冗余设计，如电源网络，当电力迁移问题发生时，一些连接将断开，而其他连接将承受更大的负担IR压降问题。如果电迁移导致线路之间短路，整个芯片将失效。 IRdrop IR压降是指集成电路和地网电压下降或升高的现象。随着半导体工艺的演变，金属互连线的宽度越来越窄，其电阻值增加，因此在整个芯片范围内会有一定的存在IR压降。IR压降的大小取决于电源PAD逻辑门单元之间等效电阻的大小SoC设计中各逻辑门单元的电流会对设计中的其他逻辑门单元造成不同程度的影响IR压降。如果连接到金属连线上的逻辑门单元同时有翻转动作，那么因此而导致的IR压降会很大。然而，同时翻转设计的某些部分是非常重要的，如时钟网络及其驱动的寄存器，它们必须同时翻转。所以，在一定程度上IR压降是不可避免的。 IR压降可能是局部或全局的。当相邻位置一定数量的逻辑门单元同时有逻辑翻转动作时，会造成局部IR压降现象，而电源网格某一特定部分的电阻值特别高时，例如R当14远远超出预期时，也会导致局部IR压降；当芯片某一区域的逻辑动作导致其他区域时IR压降时称为全局现象。 IR压降问题的表现通常类似于某些时间序列，甚至可能是信号的完整性。若芯片全局IR如果压降过高，逻辑门会出现功能故障，使芯片完全失效，尽管逻辑仿真显示设计正确。而局部IR压降比较敏感，只能在某些特定条件下发生，比如所有总线数据同步翻转，所以芯片会间歇性出现一些功能故障。而IR压降的常见影响是降低芯片的速度。试验表明，逻辑门单元5%IR压降将正常门速降低15%。 金属宽度应首先满足电流条件，一般规则上有明确说明。 静态电流经 验值大概 1.5mA/um（有的是 1mA/um，但高温、大电流、 台阶等情况会下降，可能会下降 1mA/um（有的是 0.6-0.8mA/um，根据具体工艺 这里指的是一般情况。 静态电流密度主要受电迁移、皮肤效应、金属材料等问题的影响。动态电流大小对应的宽度一般规则上也会注明，通常是能量、峰-峰值 动态电流密度的大小主要受电迁移、皮肤效应、金属材料等问题的影响。不同的情况需要满足不同的约束。满足电流约束后，需要考虑信号频率的因素。由于寄生电容的影响较大，频率越高，信号线越细。 如果需要流过大电流，则需要宽金属。一般工艺规则将规定最小和最大的金属宽度。最大的金属宽度是防止电流不均匀导致电迁移、皮肤效应和发热不均匀。当然，也有热膨胀和冷收缩的问题。此外，过宽的金属会使中间部分略有下沉，导致平整，因此有必要在过宽的金属上玩耍 slot。注意，工艺规定的最大线宽不会直接写出来，而是通过 slot 其中隐含了规则。例如，规定宽金属内部的间距超过多少 slot，这里规定的间距实际上是金属线的最大宽度，一些工艺规则规定不同层的金属有不同的最大宽度。 NOTE：同时，深亚微米工艺版图也分为动态和静态EMIR。 静态EMIR一般来说，时间待机状态下所需的功耗EMIR根据电路设计的要求，可以记录线宽的测试值 1.5mA/um（有的是 1mA/um，根据具体工艺)来走。 动态EMIR一般指电路工作状态下所需的功耗EMIR能力通常以反转频率、性能峰值和平均值来衡量，线宽会在静态体验值上加宽。 28nm 以下工艺VIRTUOSO工具都提供EMIR静态计算工具EMIR地图工程师可以自己完成，动态EMIR需要电路设计工程师加电路激励才能用工具得到结果。然后修改结果。