前言
文档主要用作信号完整性设计的提示性文档， 文档的主要内容来源是信号完整性披露和高速数字设计部分参考微波工程。文档主要简要描述信号的反射端接、串扰和差异互联，以及信号的平衡和预加重。
目录
前言
目录
第一章 信号反射
1、反射定义
2.阻抗不连续反射
第二章 串扰
近端串扰
远端串扰
影响串扰的因素
串扰对信号的影响
减少串扰的方法
第三章 端接
1 串联端接
2.末端下拉GND
将电源拉到末端
4.戴维南等效端接
5、AC端接
第四章 差分互联
差分阻抗
差分传输
第五章 均衡
均衡的原理
无源CTLE(连续时间线性均衡)
有源CTLE
xilinx FPGA内部预加重操作
第五章 电源完整性
目标阻抗设计方法
第一章 信号反射
数字信号带宽： 带宽为0.35/Tr 信号的3dB带宽，0.5/Tr表示信号的等效噪声带宽，前者宽松，后者严格取决于情况
1、反射定义
在互联网上，阻抗不连续的点会反射，
Vinc Vreflect=Vtrans;Iinc?Ireflect=Itrans;\begin{alignedat} VV_{inc} V_{reflect} = V_{trans}\space ; \\ I_{inc} - I_{reflect} = I_{trans} \space; \end{alignedat} Vinc Vreflect=Vtrans ;Iinc?Ireflect=Itrans ;得出
最后计算反射系数Γ 和传输系数Τ
对两个特殊的例子Z2=∞Z_2 = \inftyZ2=∞ ; 和 Z2=0Z_2 = 0Z2=0 . 当Z2=∞Z_2 = \inftyZ2=∞ 末端开路，反射系数为1，所有入射信号均反射，范围与入射信号相同，极性相同。因此，末端电压是入射电压的两倍。当信号从末端到达源端时，源端信号也加倍
当Z2=0Z_2 = 0Z2=0 时 当末端短路时，反射系数为-1。反射范围与入射电压相同，但极性相反。叠加后，末端电压为零。信号从末端到源端后，源端电压为0V
传输线两端的信号有入射信号和反射信号波形的叠加。在传输线末端，由于入射波形和反射波形没有相对延迟，由于传输线的长度，入射波形和反射波形产生相对延迟， 若反射信号与入射信号形状相同，但幅度减小，则称为正反射 若反射信号与入射信号相位翻转180度，幅度降低，则称为复反射。
2.阻抗不连续反射
1.负载端电容
电容器的阻抗可以表示为 Zc=Vc/Ic=R(etτ?1)Z_c = V_c/I_c = R(e^{\tfrac{t}{τ}} -1)Zc=Vc/Ic=R(eτt?1) 电容的
如图所示，两端阻抗的变化
当电容器加点时，阻抗为0，相当于短路，随着电容器的充电，阻抗逐渐增大，相当于开路，
其反射系数如上所示，其中τ=Z0Cτ = Z_0Cτ=Z0C 其中τ电容器的阻抗变化越慢，反之亦然，信号在发送端和接收端的波形如下所示
容性负载将信号的上升沿给延长了，如果容性负载过大，则信号就会因为时延的原因产生严重的时序问题，同时如果信号在发送端还有其他的接收器件的话，下乡的尖峰会非常危险。
由于实际的电路中，信号是缓慢上升的，上升时间不可能为0，那么实际情况下的发送端的波形如下图所示
由于发送端和接收端的波形相叠加，最后的效果是发送端的波形有一个回勾，他与信号的上升舌尖有关，信号的上升时间越长，反射噪声越小，回勾深度也就越小，同时回勾深度还和电容的大小有关，容性负载越大反射噪声越大，回勾也就越深 具体如下图所示
回勾的深度可以通过计算的到，负反射的最大电压幅度如下所示
当Tr=τln2T_r = τln2Tr=τln2 时其反射噪声为 绝大多数的情况下，这种的反射噪声是不可能接收的，十几种的电路基本上都工作在Tr>τln2T_r > τln2Tr>τln2 的情况，这种情况下得到一个简单的噪声估算等式，Vn=0.3τ/TrV_n =0.3τ/T_rVn=0.3τ/Tr 因此也可以看出，增加上升时间或者减小负载电容可以降低反射噪声。 对于50欧姆阻抗系统来说，如果需求反射噪声在5%，则电容的最大值为Tr/300T_r/300Tr/300。
2、电容在中间
电容由于在中间，导致最后的阻抗可以表示为如下
信号传播到达电容式，感受到的阻抗是电容和后面的一段传输线的阻抗的并联，并联阻抗为
对于接收端，容性不连续会发生两种作用，一个是信号的上升沿变缓，二是高低电平都会叠加一定的噪声，这是由于，信号到达接收端后由于接收端的高阻抗而发生反射，容性负载在链路中间情况下，信号在容性阻抗不连续点和其他阻抗不连续点之间不断反射叠加。 回勾深度与上升时间有关，上升时间越长反射噪声越小， 回勾深度还与负载电容的大小有关，容性负载越大，反射噪声越大。 具体见下图所示
对于50Ω阻抗，如果允许5%的反射噪声，则电容的最大值为2Tr2T_r2Tr ,如果允许10%的反射噪声，则电容的最大值为4Tr4T_r4Tr。 另：传输线上，每隔一段距离挂上一个负载，每个负载芯片都会有一定的输入电容，因而传输线上会间隔的分布很多的电容，每遇到一个电容就发生一次负反射，因此，在发送端就会看到，电压波形保持了一段较低的电压范围，因此，对于多个容性负载的传输线，其行为就像是一段具有较低阻抗的传输线。
3、电感在负载端
电压刚施加到电感上，电感阻抗无穷大，电感阻抗可表示为
随着时间的推移阻抗逐渐减小 所以末端阻抗不连续时候的反射系数为
时间常数τ=L/Z0τ=L/Z_0τ=L/Z0 反射系数在最开始的时候最大为1，最终的反射系数为-1 理想状态下的发送端和接收端的波形为
当Tr≠0T_r ≠ 0Tr≠0时发送端的波形如下图所示，
过冲的幅度（反射噪声的幅度）和信号的上升时间有关，上升时间越长，反射噪声越小，同时过冲的大小也与负载电感的大小有关，负载的电感越大过冲也就越大， 反射电压的最大幅度也与电容的类似，具体如下
对于50欧姆的系统，如果电感L=8TrL= 8T_rL=8Tr时，反射噪声为5%，
4、电感在中间
电感在中间的时候时间常数τ=L/2Z0τ=L/2Z_0τ=L/2Z0 高电平和低电平都叠加有很多的噪声，这是由于末端负载和电感之间的发生多次反射，信号在两点之间反复震荡。
同样，不同的上升时间和电感量都会对信号的质量产生影响，上升时间越长，反射噪声就越小，电感量越大，反射噪声就越大
对于50Ω的电感，如果电感在L=5TrL= 5T_rL=5Tr时，反射噪声为5% L=10TrL= 10T_rL=10Tr时，反射噪声为10%。
5、残桩和分支
传输线上的分支和残桩同样会发生反射，不同的分支长度的影响也不相同，5%Tr，20%Tr，50Tr三种情况，
分支长度越短对信号的影响越小，分支长度为20%Tr的时候，反射噪声最大值近似为入射信号的10%。 短的传输线不需要进行端接，具体情况不定，，如果长度为Tr/4时反射噪声为25%，1/5Tr的时候为12.5%，Tr/6的时候为5%
串联端接中的桩线长度越短，噪声越小，推荐的桩线的延时至少满足如下的条件
第二章 串扰
当PCB板上走线间距较近的时候，一条走线上的传输信号会在邻近的走线上引起噪声，串扰实际是相邻走线之间的一种能量传递现象， 串扰是信号完整性中最基本的现象，板卡上的走线密度很高的时候串扰的影响尤其严重，如果串扰引起的噪声叠加到受害信号上，从而使信号产生畸变， 串扰主要是由于耦合导致的，导体间电场和磁场的耦合,PCB板卡上，走线和走线之间，走线和导体之间会形成电容， 走线之间的电容和走线之间的间距密切相关，间距增大的时候耦合电容迅速减小，耦合作用急剧减弱。 除电场耦合之外还有磁场耦合，导体上存在电流就会在周围产生磁场，变化的磁场在邻近走线上产生感应电流，这就是感性耦合电流，走线间距越大，互感越小，耦合作用也越弱，增大走线间距是减小感性耦合的主要手段 变化的电压会 产生容性耦合电流，变化的电流会产生感性耦合电流。因此信号在传输线上传输的时候信号并不是一下就传播到传输线的末端，很多时候只是在走线的一段距离中有串扰，也就是V* Tr的长度内信号的变化，具体如下图所示，那么其实也就是在图中的区域2中才有感应的电容和电感
受害线上与攻击信号传播方向相反的一端为近端，产生的串扰记做Vnext；与攻击信号传播方向相同的一端为远端，产生的串扰记Vfext
近端串扰
在表层微带线中，攻击信号入射的同时受害线产生耦合电流，攻击信号向前传播的同时，随着前沿不断地一定，不断耦合出串扰电流，如图所示，攻击线向前不断传递，受害线上感应的串扰噪声不断向前产生，同时又向后传播， 因此串扰在近端表现为幅度不高，但是时间上展宽的宽脉冲，脉冲宽度为传输线的往返时间延迟加上信号上升时间Tr，如下图所示 而在近端由于没有串扰传播过来，因此表现为在信号的上升沿或者下降沿到达接收端的末端的感应噪声，脉冲宽度很窄，但是幅度很高。 另：内层走线的串扰和表层的不太一样，近端串扰和表层走线类似，但是远端串扰几乎为0，主要是内层的走线的磁性串扰和感性串扰相互抵消导致的。
近端串扰耦合和耦合线的长度有关，当耦合区域小于1/2信号前言的空间延伸时，耦合长度越大串扰噪声幅度越大， 当耦合区域大于1/2信号前言的空间延伸时，近端串扰达到最大值，不再随耦合长度增加而增大，而是在时间上展宽，这种现象称为串扰饱和，饱和电压如下所示 饱和长度为 Vp诶信号在pcb板上的传播速度，Tr为上升时间。下图为串扰噪声波形随耦合长度变化的情况。 线间距gap地饱和串扰的影响较大，gap值越大，近端串扰的饱和值越小，gap值为2w的时候，近端串扰量约为入射信号幅度的2%。 在gap值很小的时候，能成走线的近端串扰比表层串扰稍大，gap值进一步增大的时候，内层走线近端串扰小于表层，具体如下所示
远端串扰
耦合线长度越长，远端串扰越大，但是实际远端串扰会饱和，走线并行长度继续添加是，幅度不再增加，仅仅是串扰脉冲时间上展宽，这就是远端串扰的现象，
远端串扰有以下几个特点 1、表层走线有远端串扰，内层走线可近似认为不存在远端串扰。 2、远端串扰会饱和，饱和串扰量为攻击信号幅度的一半也就是50%。 3、远端串扰的饱和长度一般很大，远大于近端串扰的饱和长度。 4、远端串扰饱和长度与信号上升时间、耦合线间距等因素有关。
对于表层走线，由于介质不是均匀的，两种模态下的场分布不同，奇模速度和偶模速度也不同，因而存在远端串扰，内层走线由于介质近似均匀，两种模态下信号的的传播速度几乎一样，因此远端串扰也近似为0. 远端串扰的饱和长度与寂寞传播速度和偶模传播速度的差值有关，因为这个差值很小，搜易需要很长的走线才能使远端串扰达到饱和，线间距因为会影响奇模和偶模的阻抗，间距越大，阻抗差值越小，饱和长度越长，信号的上升时间Tr越小，饱和长度越短，表层走线远端串扰增加快，因此尽量不要在表层走很长的平行线。
串扰的影响因素
1、同层走线之间的耦合称为边沿耦合，不同层之间的耦合称为宽边耦合。 宽边耦合产生的串扰更大，因此一定要尽量避免。 2、在串扰没有饱和的情况下，信号上升时间越短，串扰越大 3、相同阻抗控制的情况下，介质厚度越大，线宽越大，互容互感更大，耦合度也就越大，导致串扰越大。 4、介电常数Er本身对串扰的影响微乎其微，但是，在使用小介电常数的板材的时候，为了阻抗控制需要使用更薄的介质，因此相对耦合度减少，从而串扰减小了。
串扰对信号的影响
串扰对信号的影响主要是两方面：边沿抖动和幅度上的噪声，这主要是攻击信号和受害信号相位关系不同导致的，（同向和微小的相位差会延迟信号的上升沿） 串扰引起的噪声叠加到受害线上引起信号的畸变，实际的边沿抖动也是由于串扰噪声叠加在原信号上引起的。
对于蛇形走线蛇形走线要尽量宽且矮，这样才能有较好的预期延迟效果。
工程中常用保护地线来隔绝干扰，但是如果不好的保护地线会造成干扰的恶化。 对于表层走线，保护地线如果想要起到应有的隔离效果，需要在地线上添加很多GND过孔，过孔间距应小于1/10λ ， λ为最高频率的波长（数字信号的3dB带宽）。 对于内层走线，加入保护地线可以获得更大的隔离度，但是使用密集的GND过孔，对提高隔离没啥效果， 如果没有端接，由于反射的反射干扰并叠加，最终受害行啊的近端串扰和远端串扰都增加。
减小串扰的方法
- 增大走线间距。
- 最小化信号线间平行长度。
- 做好匹配端接，减小串扰噪声的反射。
- 相邻的信号层，走线彼此正交。
- 在内层布线，以消除远端串扰。
- 满足时序要求的前提下，增大信号的上升时间。
- 个别特殊信号（低频模拟信号）可使用保护地线。
- 高速数字信号谨慎使用保护地线。
- 阻抗控制情况下，使用小介电常数的板材。
第三章 端接
由于如果常规的操作，不做任何处理，点对点的互连，发送端的输出阻抗较低，而接收端的输入阻抗一般都远高于传输线的特性阻抗，信号会在两点之间反复反弹形成振铃，因此需要在链路上进行匹配端接来改善传输性能了 主要的电解方式有几种，串联端接，末端并联下拉端接，末端并联上拉端接，末端 戴维南端接，AC端接。
1 串联端接
假设驱动器的输出阻抗Zout ， 串联端接的电阻Rt=Zo - Zout ； 串联端接，接收端波形能够达到满幅，反射信号返回源端后不再反射，驱动端波形出现典型的台阶形状，台阶的时间宽度为传输线往返时间延迟，台阶的幅值为满摆幅的一半。
2、末端下拉到GND
这种方式要求端接电阻等于传输线特征阻抗，即Rt=ZoR_t=Z_oRt=Zo , 这种方式就能直接消除反射，但是，这样会拉低信号的高电平
3、末端上拉到电源
同样末端上拉电阻等于传输线特诊阻抗，即Rt=ZoR_t=Z_oRt=Zo ,但这样为拉高信号的低电平
4、戴维南等效端接
末端上下拉端接，R1//R2=Zo,通常戴维南等效用于驱动器驱动能力不足，而又必须要使用末端并联端接的场合,但是，采用戴维南等闲会使信号的摆幅减小。
5、AC端接
AC端接要求端接电阻Rt等于传输线的特征阻抗Zo，电容切断了直流通路，消除了直流功耗，也就不会产生其他并联端接方式中高电平被拉低或者低电平被拉高的现象， 同时也能够消除信号中的高频噪声，AC端接要求链路上传输的是直流平衡信号（时钟信号，8B/10B编码信号），不适合突发模式的数据传输.如果传输的是非平衡信号，则会导致电容的电压波动，从而影响信号的传输。
第四章 差分互联
差分阻抗
静态阻抗 记为Zquit 一条信号线处于静止状态， 没有电压和电流，无任何信号传输。 此状态信号的分布电感不变，但是另外的一条线就像一个额外的分布式容性负载。
奇模阻抗 记为Zodd
一条信号线上信号正跳变，另一条信号线上信号同时反向跳变。其中一条线感受到的等效分布电感减小，分布电容增加，
偶模阻抗 记为Zeven
两条线同时同向跳变，其中一条线感受到的分布电感增大，分布电容不变。
层叠按照50Ω阻抗控制设计的PCB，独立的信号线约为50Ω，但由于额外增加的容性负载，阻抗稍有下降，奇模状态电感减少，电容增加，阻抗减少，偶模状态电容不变，电感增加电感增加，因此Zodd<Zquit<Zo<Zeven。当耦合传输线间距增加，互容互感都减小，奇模偶模阻抗差别大，间距越大阻抗越接近独立传输线的阻抗设计值，奇模偶模阻抗越接近单根线的设计阻抗
差分传输
差分阻抗等于2倍的奇模阻抗，
共模阻抗等于1/2的偶模阻抗
对于共模信号，两条传输线工作在偶模状态下，传输线上的电压相等， 对于差模信号，两条传输线工作在奇模状态，传输线上电压幅度相同，相位相差180度。 差分端接主要有如下4种端接方式：
图a）和b)对于差分信号来讲感受到的都是两倍的奇模阻抗，因此差分信号不会反射，主要的差别在于对于共模信号来说，a共模信号传递到端接处是，感受到的阻抗是两个端接电阻的并联，即1/2Zodd 。由于传输线共模阻抗等于1/2Zeven 。因此共模信号会发生反射，但是通常情况下由于两者差别很小，因此反射很小，但是图b的方式共模信号到达后，其中由于两条传输线的信号电压相同，共模信号感受不到跨接电阻的存在，相当于末端开路，此时共模信号完全没有端接， 图c为T型端接，R1和R2为：
对于共模信号来说，差分信号感受到的是两个R1的串联，也即2Zodd。对于共模信号，则感受到的是R1//R1+R2 。也即1/2Zeven1/2Z_{even}1/2Zeven。 图D为π型端接，R1和R2分别为: R1=2ZevenZoddZeven−ZoddR_1={\dfrac{2Z_{even}Z_{odd}}{Z_{even}-Z_{odd}}}R1=Zeven−Zodd2ZevenZodd R2=ZevenR_2=Z_{even}R2=Zeven
差分信号感受到的阻抗为R1//2R2=2ZoddR_1//2R_2 =2Z_{odd}R1//2R2=2Zodd。 共模信号感受到的阻抗为12R2=12Zeven{\dfrac{1}{2}}R_2 = {\dfrac{1}{2}}Z_{even}21R2=21Zeven . 后面两种方式同时端接入差分信号和共模信号。
差分线首要的是需要保证等长的要求，线间距的变化对信号质量有影响，但是影响不大， 留有gap问题不大。 差分线的松耦合和紧耦合 通过外加串扰线， 对于紧耦合，差分噪声更小，但是共模噪声更大， 对于松耦合，共模噪声更小，但是差分噪声更大，
由于共模噪声在传输线中反复振荡，会导致信号的眼图变差，同时由于松耦合的线间距增大， 和线宽的加大， 信号趋肤效应的损耗就会相应减少，这种损耗在长距离传输的互联中非常有用，
第五章 均衡
高速串行互联结构中,线路的损耗对信号产生了严重的畸变，主要的特征为信号的边沿变缓，摆幅变小。 损耗主要使得信号的摆幅变小，但是由于通道对低频段和高频段的衰减量不同，导致码间串扰的产生。 互联通道的对于不同的频段衰减量不同，一般频段越高，衰减越大，另外频率不同的成分传播的速度也不同，频率越高传播速度越快。 码间串扰是无源通道的频率特性，不同频率成分的信号到达之后发生“色散”。导致脉冲响应的展宽。由于传输线的延迟，信号到达接收端之后必然发生相位的变化，这种相对的相位变化导致各个频率成分非相干叠加，造成波形的展宽和幅度的变化，因此也会导致码间干扰。 如果通信信道带宽BW越大， 或者信噪比SNR越大， 接收信号的误码率也就越低。
均衡的原理
通过一个滤波器，使其频响特性和通道的频响特性互补，就可以抵消通道的选择性衰减。从而使整个系统的频响更加的平坦。进而消减码间干扰。 均衡按照位置分为：发送端均衡（预加重，去加重），接收端均衡，
无源CTLE（连续时间线性均衡）
主要有两种，RC型和 bridged T 型两种。
其中Z0 为特征阻抗，fcf_cfc 为高通滤波器的低频截止频率，K为调节系数，用于调整均衡器的增益。下图为k分别为2,4,6,8,10等5种情况下的RC型CTLE的幅频响应特性。
RC型的特征就是高频部分衰减很小，低频部分衰减大， 均衡后的结果如下
bridged T型 CTLE均衡器，可以保证输入输出阻抗为50Ω，且对器件的寄生参数不敏感，
具体参数可以通过网孔电流法来求解，最后求解的传递函数如下：
有源CTLE
有源CTLE的特点是在不衰减低频的情况下，通过增加高频成分的幅度来使整各通道的响应曲线平坦。其相应曲线如下所示：
xilinx FPGA内部预加重操作
FPGA内部预加重和预去重和去加重两种操作来解决信号在通道的衰减不平衡情况，
FPGA内部预加重和去加重的操作主要是通过如上图所示的结构来实现，通过将一个信号的
第五章 电源完整性
- 稳压电源芯片本身输出并不是恒定的，会有一定的纹波，这是由芯片自身决定的。
- 稳压电压无法实施响应负载对电流要求的快速变化。稳压电源无法及时提供足够的电流，电压会跌落，从而产生噪声。
- 负载瞬态电流在电源路径和地路径上产生的压降。
- 信号通过过孔换层引起的噪声，信号在穿过电源平面和地平面的时候，返回路径在平面间转换，返回电流通过平面间的耦合才能实现换层参考的操作，尽管电源和地平面之间有去耦电容，但是电容只能提供低频路径，无法提供高频路径，高频通过平面间耦合实现换层，，从而在局部地区引起电源噪声，噪声会在电源平面和地平面间构成的腔体中传播
去耦电容目前是主要的解决电源噪声的方法，由于晶体管快速切换的时候必须在极短的时间内为负载芯片提供足够的电流，稳压电源无法快速地响应负载电流的变化，电流不会马上变化满足负载瞬态电流的要求，因此电压会降低，因此需要放置电容用来储能，在电流快速变化的时候，电容释放储备的电能。 电源系统要求阻抗Z足够小，去耦电容和电源模块是并联关系，对于变化的瞬态电流，由于具有交流特性，去耦电容表现为低阻抗特性。
电容去耦需要注意，电容的去耦频段范围只有在它的自谐振频点附近才有效果。下图是0402的0.1uF的电容的特性曲线，自谐振频点在25M左右。 电容的品质因素Q表示的是电路的频段选择性，Q值越大，频率偏离谐振点时，电流变化速度越快，因此Q值越大，电路的频率选择性越好，允许通过的电流频段越窄，这不是PDN系统所希望的。去耦电容应当在负载芯片的瞬态电流需求的时候立即给与补偿，Q值过大会影响电容的去耦能力。Q值越小阻抗曲线越平缓，一般大容量的钽电容和电解电容Q值小，具有很宽的去耦频率范围，非常适合电源滤波
目标阻抗设计法
目前最佳的PDN系统去耦网络设计方法是通过控制PDN阻抗为出发点，设计优化都针对PDN系统阻抗进行，方法的核心是利用电流变化量、阻抗、电压变化量之间的线性约束关系，在给定电流变化量的情况下，只需要控制PDN系统的阻抗最大值，就可以控制电压变化的最大值。 目标阻抗设计法是针对正弦信号的要求进行设计的，实际情况下大部分都是数字信号，各个频率点的需求是不一样的，因此目标阻抗法具有较大的冗余，虽然方法不是最优的，但是该方法是最可靠的操作。
去耦网络的配置方法通常情况下有两种，BIG-V法和Multi- pole 法。bigV法主要是一个几百微法的大电容然后再每个供电管脚上加几个0.1uF的小电容。整个阻抗曲线呈现陡峭的V型，但是该方法存在一个很难控制的并联谐振峰，因此存在问题。Multi- pole 法主要是两个方式，一个是每10倍频程放置一个电容，也就是0.1uF、1uF、10uF这种放置；或者每10倍频程放置3种电容值，0.1uF，0.22uF，0.47F，1uF，2.2uF，4.7uF这种的配置方式。一般来说10倍频程1个这种就够用了，三个那种会更平坦些。一般PCB去耦的频率范围是100MHz以下，一般几百M以上没少关注，PCB上进行高频去耦非常困难，尤其目标阻抗比较小的场合。
去耦电容和芯片之间的连接方式有两种，一种是引脚去耦，引线直接连接到芯片的电源了管脚上，引线通常有较大的寄生电感，影响电容去耦效果，这适合芯片工作频率不高的场合；一种是平面去耦，平面去耦电容很多，去耦电容分布在芯片周围的空间区域附近，通过过孔和电源平面与地平面相连接，该区域内的电压波动引发电容充放电，所有去耦电容一块维持这个区域内的电压波动不超过规定值。小电容应距离芯片供电引脚近些，大电容可以适当放远些，特定电容对于它自谐振频率相同的电流需求补偿效果最好，补偿公式如下所示 其中A是电流幅度，r是需要补偿区域到电容的距离，Vp是信号传播速度，当扰动区域到达电容的距离在1/4λ时补偿电流和噪声源相位刚好差180°，完全反相，此时补偿电流不再起作用去耦失效，实际使用的时候这一距离最好控制在λ/40 ~ λ/50 ； 一般电容的摆放方式如下所示： 对于整个单板电源设计，除了考虑去耦电容网络外，还需要考虑供电回路上的直流压降，直流情况下，电流均匀分布在导体的横截面内，过流面积即导体的横截电流，直流电阻可以表示为： A是过流面积，d是导体长度，铜的电导率为σ=5.8×10E7 S/m 电源还有一个比较重要的就是过孔，过孔虽然很短，但是过流面积小，压降大，过孔面积为孔壁的横截面积