无论选择传输介质，PCB材料或电缆类型都会对系统性能产生很大的影响。传输介质都在GHz频率受损，但本章提供了一些管理信号衰减指南，以获得给定应用程序的最佳性能。
1.实际信号频率
信号边缘包含称为谐波的频率分量。每个谐波都是信号频率的倍数，其有效最高频率可以用公式1表示：
（式1）
单位为GHz，对于信号上升或下降时间较小的人。通常，高速或低速信号的划分可以参考1。也就是说，高速信号不一定是高频信号，主要与信号中包含的有效最高频率有关。
由于PCB介电损耗与频率有关，因此必须确定要注意的带宽才能找到PCB总损失。频率必须从工作频率开始，并延伸到等式1。例如，有10ps上升时间的10Gb/s信号具有10Ghz到35Ghz的带宽。
2.介质损耗
电介质中损失的信号能是材料特性的函数。用于描述材料的一些参数包括相对介电常数（也称为介电常数）和损耗角切割。皮肤收集效果也在GHz能量损失的一个因素。
图1、不同材料的损失曲线
2.1 相对介电常数
相对介电常数是测量介质对导体电容的影响。相对介电常数越高，信号就越高PCB布线传播速度越慢，给定布线几何结构的阻抗越低。低常数几乎总是首选。
虽然相对介电常数在所有材料中随频率变化，但FR4的εr因为频率变化很大。εr阻抗直接影响，FR随着频率的增加，4行线阻抗值扩大。虽然在1.125 Gb/s这种扩展可能不重要，但在10Gb/s它可能是速度下的问题。
损耗角切割是测量电介质沿传输线传输时电磁能损失的一种方法。较低的损耗角切割允许更多的能量以较少的信号衰减到达目的地。
随着频率的增加，能量损失的范围也增加，导致信号边缘最高频率谐波的最大衰减。这表现为上升和下降时间的下降。
皮肤收集效应是电流优先在导体外表面附近流动的趋势。这主要是由于高频信号中的磁场推动电流沿垂直方向流向导体的周长。
随着表面附近电流密度的增加，电流流过的有效横截面积减小。电阻增加，因为导体的有效横截面积现在变小了。因为这种皮肤效应随着频率的增加而更加明显，电阻损失随着信号速率的增加而增加。
电阻损耗对信号的影响与损耗角相似。由于高次谐波振幅下降，上升和下降时间增加，最大频率谐波受影响最大。Gb/s使用信号FR即使是基频也会有一定程度的衰减。
例如，在1 MHz下8 mil宽线的电阻约为0.06Ω10英寸10Gb/s下同一行线的电阻略高于1Ω/英寸。给出10英寸的线路和10英寸的线路.6V电压摆幅，160mV电压降是由基频电阻损耗引起的，不包括谐波和介电损耗。
图2、介电常数、板材及应用频率范围
材料选择的目标是优化特定应用的性能和成本。
图3、PCB原材料
FR4是最常见的PCB基板材料通过仔细的系统设计提供了良好的性能。对于较长的接线长度或较高的信号速率，必须使用介电损耗较低的更昂贵的衬底材料。
例如，基板，Nelco，介电损耗低，在GHz范围内表现出显着较少的衰减，因此增加了PCB最大带宽.125Gb/s时，与FR4相比，Nelco其优点是增加了电压摆幅裕度和较长的Z线长度。Gb/s的速度下，除非高速走线保持很短，否则像Nelco这种低损耗电介质是必要的。
基板材料的选择取决于高速布线的总长度和信号速率。
假设分析进行分析HSPICE对各种基础材料进行模拟评估。通过改变PCB介电常数、损耗角切割等参数。可以模拟眼图质量的影响，证明使用成本更高的材料是合理的。还可以讨论铜板厚度等其他参数的影响。
3.走线
3.1 走线几何
对于任何接线，其特性阻抗都取决于其层叠几何结构和接线几何结构。在差异化接线的情况下，电感和电容耦合也决定了接线的特性阻抗。
布线的阻抗由其与附近导体的电感和电容耦合决定。例如，这些导体可以是平面、穿孔、焊盘、连接器和其他布线，包括差异对中的其他紧密耦合布线。基板、导体、磁链面积和附近导体之间的距离决定了耦合量，从而决定了对最终阻抗的贡献。
二维场解算器是解决这些复杂相互作用的必要工具，有助于计算线路的最终阻抗。它们也是验证现有线路几何图形的有用工具。
更宽的布线为电流流量创造了更大的横截面积，减少了高速接口中的电阻损耗。使用空间限制允许的最宽布线。由于布线宽度公差以绝对值表示，较宽的布线也会最大限度地降低制造布线的百分比变化，从而严格控制沿传输线长度的阻抗。
有时，带状线优于微带线，因为线路两侧的基准面提供辐射屏蔽。微带线只在一侧（通过基准面）被屏蔽，因为它们运行在顶层或底层，而另一侧暴露在环境中。
建议使用2，以获得最佳结果D或3D验证场解算器。
3.2 高速收发器的布线特性阻抗设计
由于收发器使用差分信号，最有用的布线配置是差分边缘耦合带状线和差分微带。虽然有些背板使用差分宽带耦合带，但不建议10Gb/s操作，因为P和N过孔不对称，引入共模不理想。
除少数例外，50Ω特性阻抗（Z0)用于通道中的传输线。通常，当宽度/间距（W/S）比大于0.4（8 mil宽记录道，间隔20 mil）时，P与N信号的耦合会影响线路阻抗。在这种情况下，差分线必须设计为奇数模阻抗（Z0O）为50Ω，导致差分阻抗（ZDIFF）为100Ω，因为ZDIFF=2 x Z0O。
同样的W/S比也必须小于0.否则，50Ω的Z0O，走线之间的强耦合需要更窄、更耗尽的走线。Z0O为50Ω时，需要60Ω或以下偶数模阻抗（Z0E）。
从图4到图7显示了差分结构的横截面示例。
图4中心带状线
图5：差分边耦合偏移带状线
图6中心宽边耦合带状线
图7、差分微带
一个好的印刷电路板制造商了解控制阻抗，并允许微调线宽以产生50Ω的Z0O。PCB制造商还提供特定的PCB布局所需的参数。有些参数可以根据示例中概述的准则计算或模拟。Z0O上±10%的公差是典型的，可以提供足够的性能，但更紧的公差的额外成本会导致更好的信道性能。
3.3走线布线
高速串行差分布线应以最高优先级布线，以确保为这些关键布线提供最佳路径。这减少了对弯曲和通孔的需求，并最大限度地降低了阻抗转换的可能性。布线必须保持直、短，并尽可能减少层次变化。在随后的微分过孔中讨论了过孔的影响。
高速布线必须避免靠近其他布线或其他潜在噪声源。相邻信号平面上的布线应垂直运行，以尽量减少串扰。
尽量使用带状线和顶部和底部的带状线层，以尽量减少孔。在规划层次时，这些层必须尽可能靠近顶部和底部。可能需要使用设计限制BGA或从通孔传输到连接器SMT焊盘微带线。在这种情况下，微带线必须尽可能短。
建议使用倾斜的45度弯头（与90度弯头相反）。在90度弯曲处，由于附加导体区域与基准面之间的电容耦合，导致阻抗不连续。两条的长度必须匹配，以消除偏差。倾斜在共模中产生不匹配，从而降低差分电压振幅。
3.4 平面分割
地平面应作为信号的参考平面，而不是噪声较大的电源平面。每个参考平面应连续布线长度，因为布线在平面分割上会产生阻抗不连续性。在这种情况下，布线的阻抗会发生变化，因为它与基准面的耦合会在平面分割处发生突变。
图8、PCB走线跨分割平面
3.5 回流
布线在平面分割上也会产生回流问题。由于介电损失中提到的皮肤收集效应，高速信号在接线表面附近传输。同时，回流也在紧密耦合参考表面附近流动。
由于紧密耦合，回流有接近原始信号传输线的趋势。在平面分割过程中，回流不再沿着与线路平行的同一路径，而是必须找到另一条路径。
平面分割会导致次优电流返回路径，增加电流回路面积，从而增加平面分割线路的电感，从而改变线路的阻抗。
3.6 有损传输线
由于各种电路模拟器采用不同的建模（频域和时域技术），检查模型是否准确反映实际损失非常重要。一种方法是将模型与已知的已发布配置进行比较。
4.电缆
图9中常见的高速连接器
由于导体和电介质沿电缆长度恒定，电缆是控制阻抗传输线。最高质量的电缆在这些尺寸上几乎没有变化，在高频下有低损耗的宽带宽。
4.1 连接器
连接到电缆的连接器应具有低寄生电感、低寄生电容和低串扰，以实现高带宽操作。
4.2 导线间偏移
选择电缆时，请检查电缆中导线之间的倾斜规格。如果导线长度不匹配，则在共模中偏移，直接降低眼图高度。