应用高频QR控制器NCP1345设想双管反激240W USB PD3.1 EPR计划”连续更新，第一篇文章先容了变压器匝比请求、PFC在分歧的输出电压下的守旧和关断请求、变压器设想等。本文将连续先容低级辅佐VCC电源设想、次级辅佐VCC电源设想、低级输入高下边驱动、除PFC外的团体电路设想等设想题目，以及PCB Layout、计划中的其余器件抉择等。
低级辅佐VCC电源设想
因为输入电压的局限很宽简直达到10倍，以是惯例的用反激绕组供电变得异常艰苦，假如经由过程稳压电路给IC供电，因为输入电压局限非常宽那末又面临着较大的稳压电路的功率消耗。
所以在设计时部份思量用正向绕组电压给VCC供电，因为PFC的最高输入电压为400V，而5V至12V输入时PFC休止事情，90VAC整流滤波后的最低直流电压约莫120V, 以是最高电压与最低电压的比值约为3.33倍，远小于输入电压的变迁局限，以是用正向电压绕组供电稳压电路上的消耗远小于反激绕组供电的消耗。因为输出电压是变迁的以是正向绕组整流后的电压要经由稳压后才能给IC供电。
低级共设计有三个供电绕组,见图4：
1.低边高压反激绕组auxl，用作ZCD检测及OVP用，同时在低压输入时给VCC供电。这个电压是给NCP1345之间供电以是不克不及跨越NCP1345的VCCL端子的OVP值及GaN的VCC电压。输入48V共5T，那末取这个绕组2T,以是失掉以下VCCL的电压：
2.低边低压正向绕组Nauxh，当最低120VDC输出电压时这个正向绕组电压要有足够的电压给Vcch供电。这个电压抉择设想14V摆布。
Vmin=120V
Vcch=14V
3.高边浮动的电压给半桥驱动的高边供电，这个也是用正向绕组设想，当最低120VDC输出电压时这个正向绕组电压Vih要有足够的电压给半桥高边供电。同样地，这个电压抉择14V, 那末失掉高边浮动正向绕组ih的匝数：
图 4. 变压器辅佐绕组电路示意图
次级辅佐VCC电源设想
次级最高输入电压48V，普通的同步整流控制器没有这么高的电压定额，有两种供电要领：一是把48V经由过程稳压电路下降电压给IC供电；二是另加一个高压反激绕组给IC供电，经由过程电路使输入电压和辅佐的绕组电压并联事情作电压切换，当输入高电压时由辅佐绕组供电，当低输入电压时由输入电压供电，如许的优点是为了下降驱动消耗并服从最优。
以是次级辅佐绕组设想为2T（见图4）, 对应48V输入时的电压约为18.6V， 而两个电压的切换点对应的输入电压约为25V摆布。
低级输入高下边驱动
双管Flyback需求额定的高边驱动，高边驱动可以用断绝变压器也可以用半桥驱动器。这里应用ONSEMI的NCP51530B半桥驱动器，高频低损耗且拥有25nS的高边驱动耽误。为了使高下边的驱动耽误尽可能同等，低边的驱动旌旗灯号也经由驱动器并在驱动器的输入加一RC耽误电路使得高下边管导通时候尽可能同等，见图5。
图5. 半桥驱动电路示意图
除PFC外的团体电路设想
PD部份是独自设想一块子卡，本方案设计时因为没有适宜的48V PD和谈控制器，以是用分立器件设想了一块仿真控制卡来模仿PDO输入。操纵子板拥有规范的PD子卡接口旌旗灯号，当有适宜的PD和谈控制器时很轻易设想一块规范的PD卡。除PFC部特别残缺的电路如图6所示.
图6. 除PFC部特别残缺的电路图
PFC逼迫SKIP待机
为了达到更高的服从，PFC部份使用了onsemi的图腾柱PFC NCP1680。NCP1680拥有内部旌旗灯号逼迫待机性能，当PIN2或PIN4脚加之一个跨越50us宽的低电平脉冲后会让NCP1680进入逼迫SKIP模式，使得PFC的输入电压在94%-100%之间动摇。
详细来讲便是检测到逼迫待机旌旗灯号后，输入关断，BULK电容降低，当下降到额外输入的94%后PFC开端事情，BULK电压又开端回升，当上升到额外输入后PFC又关断，来去轮回直至逼迫待机旌旗灯号消逝，经由过程上述操纵逼迫增大PFC的输入纹波电压来缩小PFC的开关时候以便取得更好的轻载服从，更细致的描绘请参考NCP1680手艺材料。
为了能让PFC能进入逼迫待机模式，设想了一个外加电路，依据NCP1345的SKIP模式下的驱动波形包络线发生对应的脉冲旌旗灯号输出到PFC的PIN4脚SKIP脚，当PWM进入SKIP模式时就会让PFC也进入逼迫待机模式。电路图上R71，R95，D14，ZD5，C65，Q12构成这一电路。假如用别的PFC则可省略这部份电路。
分立器件模仿PD0输入的PD卡
本方案设想之时尚无适宜的48V PD和谈控制器宣布，为了更好的评价双管Flyback DC/DC部份的服从专门设想了一款仿真PD0输入的模仿子卡，它只能输入PD0电压不克不及输入AVS电压。这个子卡能够经由过程其上的三位DIP开关配置8个分歧的输入电压，同时能够依据分歧的输入电压值输入PFC ON/OFF旌旗灯号经由过程光耦来操纵PFC的开关。
3位DIP开关的8个组合设定8个分歧的输入电压，输入旌旗灯号经3-8译码器后操纵431的参考电压发生8个输入电压。同时对应输入操纵旌旗灯号发生PFC ON/OFF操纵PFC的VCC电压。DIP开关地位对应输入电压输入电压对应PFC ON/OFF状况如图7所示。
图7.3位DIP开关对应的PDO输入电压及PFC状况
仿真PD0输入操纵电路带来的几个题目
1.双管反激变换器请求Vin_min>N*Vo以是当电源在90VAC开机后，在满载的情况下从5V转换到低压比方48V，但PD子卡在输入电压变迁的同时PFC ON旌旗灯号收回守旧PFC，在PFC输入电压回升飞快，在BULK电压还没上升到N*48V输出电压是小于N*48V这时反射电压输入电压上涨占空比增大峰值电流降低直至OLP过载维护以是电源高压输入时输入高压（PFC处于OFF输入电压低压是不成功的。
测试榜样且自解决计划配置输出电压整流后的电压高于N*Vo那末高压低压时的Vin_min是大于N*Vo如许电压转换就可以顺遂举行不会触发维护。
2.仿真PD卡和同步整流的供电电压输入输入辅佐绕组电压在分歧输入电压主动切换，这个切换点大约在输入25V摆布输入电压切换跨过这个电压值时，比如从9V到28V切换输入电压参考和反馈光耦的供电电压同时瞬变，环路底子无奈调理两种电压渐变，所以会造成输入电压较大输入电压变迁只要不跨过这个值就不会有输出过冲。
3.同步IC和反馈光耦的供电在28V输入辅佐绕组供电输入辅佐绕组电压在28V不时是最低电压以是当输出在较大的负载下从9V切换28V或48V切换到28V因为仿真PD输入参考渐变的，会造成反馈光耦供电电压跌落较大，低于失常事情电压造成反馈环路事情不正常输入电压不克不及失常切换。
测试榜样且自解决计划：可把输入负载配置空载异常小的负载那末电压切换时反馈光耦供电电压就不会跌落较多，电路就能失常事情
1.主开关管：使用了onsemi的内置驱动的GaN NCP58922，NCP58922是onsemi NCP5892X系列Drive GaN中的一种，DFN8*8封装，75mohm的内阻能够供应5V参考输入，可通过输入极的RC供电网络配置开关速率，有使操纵端。在这个设想能够改用为150mohm的NCP58920下降本钱。
2.同步整流控制器：使用了onsemi的最新一代的同步整流控制器NCP4307拥有高低压两个VCC端子能够分段供电，同时能够经由过程CS端子外部的LDO给VCC电容充电，最高35V的VCC局限。同步能够能够搁置，高达7A/2A的Sink/Source电流，DCM/QR/CCM/Forward/ACF/LLC模式均可事情，高达1MHZ事情频次，CS端耐压200V。
3.同步MOS选FDMS4D0N12C,120V4.4mΩ的管子。
图7.高压350VDC输入时频次曲线
图8.失常电压390VDC输入时频次曲线
PCB Layout思量
图9，图10表现PWM部份Layout顶层和底层的PCB线路图细致描绘了各部分的一些划定规矩及带来优点实践使用每一个设想结构布线不可能完整沟通，但有些规则是沟通大概的情况下尽可能餍足。
1.空载Vcc是不是足够由于考虑到消耗题目以是低级的三个辅佐Vcc绕组电压巨细设想比拟临界，在空载深度SKIP状态下纹波比较大以是滤波电容要足够大能力小纹波维持足够的Vcc电压需要情况下能够部分用肖特基二极管接替复原晋升Vcc电压。
2.因为GaN的最高电压惟独20V以是auxl绕组电压下限有点临界，两路auxl绕组整流后给NCP1345 Vccl和PFC电路供电的整流回路都加了电感按捺发生的高电压，确保这两个电压跨越20V。
3.今朝经由过程ZCD配置的OVP值比较高约57V摆布，原因是现在用的仿真PD卡在电压切换时有较高的电压过避免触发OVP以是配置的比较高将来用了PD控制器就不会有过冲电压能够下降OVP维护值，参考后面先容。
4.零件事情频次比较高，所以在高频功率回路上用的二极管都是复原二级管，25nS复原时候比方ES1JFA。高频旌旗灯号回路部份小电流Vcc整流都是用高速开关二极管比方BAS21等。
5.操纵PFC逼迫SKIP的电路在调试时要注意驱动旌旗灯号整流滤波后的相位不克不及耽误太多，幅度要确保Q12既能守旧又能截止假如相位幅度误差较大，可调整R71，C65，ZD5的值。
6.L6，D28额定整流Vccl绕组给PFC供电的，在28V及以上输入时PFC肯定是事情假如由Q2稳压来供电消耗比较大，而28V以上输入时auxl整流后的电压跨越10V足够PFC事情以是才用auxl绕组来供电假如认为贫苦也可拿到这个整流电路。
7.Auxh绕组整流后一边经由过程稳压及次级PFC操纵后供电PFC，一边经由过程D20给NCP1345的Vcch供电，D20能够拿掉进步空载提供Vcch的电压。
8.GaN的11，12脚的RC网络能够调理GaN外部驱动的Vdd回升速率由于低边的驱动经由过程NCP51530以是NCP1345的自适应驱动下降次级应力性能生效以是只能经由过程调理下管这个RC网络的电阻下降次级应力能够看出上下管的这个R的阻值分歧缘故原由云云。
9.假如不是守旧在谷底的最低点调解C17的容量巨细守旧点在谷底偏后（Vds波形在谷底后上翘守旧）就增大容量假如偏前一点（没到谷底）就减小容量恰好谷底守旧。
10.因为输入电压变迁局限很大以是有时候反馈环路在48V稳固的，但在5V会有征象，遇到这类情形普通只需调解增大反馈光耦1脚上的电阻缩小环路增益即可解决。
附慧能泰48V PD和谈控制器合营本方案的PD子卡电路图如图11所示。
图9. PWM部份顶层Layout划定规矩特
图10. PWM部份底层Layout划定规矩特色
图11. HUSB368 PD3.1子卡电路图
本文细致先容了用高频QR控制器NCP1345设想双管反激变换器240W PD3.1 EPR参考设想全部流程包孕BULK纹波电压最低值计较前提束缚，变压器的参数及IC核心首要端子性能参数设想等。参考设想流程也能容易地设想140W, 180W的PD EPR计划。给出了细致的240W计划的原理图先容关头性能设想最初给出了Layout的实例细致先容关头电路的Layout请求，也给出了设想调试过程当中需求注重题目。
图12. 240W PD3.1 EPR参考设想榜样什物照片
0次