OMAPL138EZWTD4_微处理器_德州仪器(TI)

OMAP-L138的功能

• 双核SoC
  • 375和456 MHz ARM926EJ-S RISC微处理器
  • 375和456 MHz C674x定点和浮点VLIW DSP
• ARM926EJ-S内核
  • 32位和16位（Thumb?）指令
  • DSP指令扩展
  • 单周期MAC
  • ARM Jazelle技术
  • 用于实时调试的嵌入式ICE-RT
• ARM9内存体系结构
  • 16KB指令缓存
  • 16KB的数据缓存
  • 8KB内存（矢量表）
  • 64KB的ROM
• C674x指令集功能
  • C67x+和C64x+ISAs的超集
  • 高达3648 MIPS和2746 MFLOPS
  • 字节可寻址（8位、16位、32位和64位数据）
  • 8位溢出保护
  • 位域提取，设置，清除
  • 归一化、饱和、位计数
  • 压缩16位指令
• C674x二级缓存结构
  • 32KB的L1P程序RAM/缓存
  • 32KB的L1D数据RAM/缓存
  • 256KB二级统一映射RAM/缓存
  • 灵活的RAM/Cache分区（L1和L2）
• 增强型直接内存访问控制器3（EDMA3）：
  • 2通道控制器
  • 3个传输控制器
  • 64个独立DMA信道
  • 16个快速DMA通道
  • 可编程传输突发大小
• TMS320C674x浮点VLIW DSP核
  • 具有非对齐支持的负载存储体系结构
  • 64个通用寄存器（32位）
  • 六个ALU（32位和40位）功能单元
    • 支持32位整数、SP（IEEE单精度/32位）和DP（IEEE双精度/64位）浮点
    • 每个时钟最多支持四个SP添加，每两个时钟支持四个DP添加
    • 每个周期最多支持两个浮点（SP或DP）互易近似（RCPxP）和平方根互易近似（RSQRxP）操作
  • 两个多功能单元：
    • 混合精度IEEE浮点乘法最多支持：
      • 2 SP×SP→SP/时钟
      • 每两个时钟2个SP×SP→DP
      • 每三个时钟2个SP×DP→DP
      • 2 DP×DP→每四个时钟DP
    • 定点乘法支持每个时钟周期两个32×32位乘法、四个16×16位乘法或八个8×8位乘法和复数乘法
  • 指令打包减少了代码大小
  • 所有指令都有条件
  • 模循环操作的硬件支持
  • 保护模式操作
  • 异常支持错误检测和程序重定向
• 软件支持
  • TI DSPBIOS公司
  • 芯片支持库和DSP库
• 128KB的RAM共享内存
• 1.8-V或3.3-V LVCMOS I/O（USB和DDR2接口除外）
• 两个外部存储器接口：
  • 埃米法
    • NOR（8或16位宽数据）
    • NAND（8或16位宽数据）
    • 具有128-MB地址空间的16位SDRAM
  • DDR2/移动DDR内存控制器，具有以下功能之一：
    • 具有256-MB地址空间的16位DDR2 SDRAM
    • 具有256-MB地址空间的16位mDDR SDRAM
• 三个可配置的16550型UART模块：
  • 带调制解调器控制信号
  • 16字节FIFO
  • 16倍或13倍过采样选项
• LCD控制器
• 两个串行外围接口（SPI），每个SPI具有多个芯片选择
• 两个具有安全数据I/O（SDIO）接口的多媒体卡（MMC）/安全数字卡（SD）
• 两个主从互集成电路（一）²C总线?)
• 一个主机端口接口（HPI），具有16位宽的多路地址和用于高带宽的数据总线
• 可编程实时单元子系统
  • 两个独立的可编程实时单元（PRU）内核
    • 32位加载存储RISC体系结构
    • 每核4KB指令RAM
    • 每个核心512字节的数据RAM
    • 可通过软件禁用PRUSS以节省电源
    • 除了PRU核心的正常R31输出外，每个PRU的寄存器30也从子系统导出。
  • 标准电源管理机制
    • 时钟选通
    • 单个PSC时钟选通域下的整个子系统
  • 专用中断控制器
  • 专用交换中心资源
• 带集成PHY（USB1）的USB 1.1 OHCI（主机）
• 带集成PHY（USB0）的USB 2.0 OTG端口
  • usb2.0高速和全速客户端
  • USB 2.0高速、全速和低速主机
  • 终点0（控制）
  • 端点1、2、3和4（控制、批量、中断或ISOC）RX和TX
• 一个多声道音频串行端口（McASP）：
  • 两个时钟区和16个串行数据引脚
  • 支持TDM、I2S和类似格式
  • DIT功能
  • 用于发送和接收的FIFO缓冲器
• 两个多通道缓冲串行端口（MCBSP）：
  • 支持TDM、I2S和类似格式
  • AC97音频编解码器接口
  • 电信接口（ST总线，H100）
  • 128信道时分复用
  • 用于发送和接收的FIFO缓冲器
• 10/100 Mbps以太网MAC（EMAC）：
  • 符合IEEE 802.3
  • 媒体独立接口
  • 简化的媒体独立接口
  • 管理数据I/O（MDIO）模块
• 视频端口接口（VPIF）：
  • 两个8位SD（BT.656）、单个16位或单个原始（8、10和12位）视频捕获通道
  • 两个8位SD（BT.656）单16位视频显示通道
• 通用并口（uPP）：
  • FPGA和数据转换器的高速并行接口
  • 两个通道上的数据宽度为8到16位（含）
  • 单数据速率或双数据速率传输
  • 支持带有启动、启用和等待控件的多个接口
• 串行ATA（SATA）控制器：
  • 支持SATA I（1.5 Gbps）和SATA II（3.0 Gbps）
  • 支持所有SATA电源管理功能
  • 硬件辅助本机命令队列（NCQ），最多可用于32个条目
  • 支持端口乘数和基于命令的交换
• 带32 kHz振荡器和独立电源轨的实时时钟（RTC）
• 三个64位通用定时器（每个可配置为两个32位定时器）
• 一个64位通用或看门狗定时器（可配置为两个32位通用定时器）
• 两个增强型高分辨率脉宽调制器（eHRPWMs）：
  • 带周期和频率控制的专用16位时基计数器
  • 6个单边输出、6个双边对称输出或3个双边不对称输出
  • 死区产生
  • 高频载波PWM斩波
  • 跳闸区输入
• 三个32位增强捕获（eCAP）模块：
  • 可配置为3个捕获输入或3个辅助脉宽调制器（APWM）输出
  • 单次捕获最多四个事件时间戳
• 包装：
  • 361球无铅塑料球网格阵列（PBGA）[ZCE后缀]，0.65毫米球间距
  • 361球无铅PBGA[ZWT后缀]，0.80毫米球距
• 商用、扩展或工业温度

所有商标均为其各自所有者的财产。

OMAP-L138的说明

OMAP-L138 C6000 DSP+ARM处理器是一种基于ARM926EJ-S和C674x DSP内核的低功耗应用处理器。与TMS320C6000的其他部件相比，该处理器提供的功耗显著降低? dsp平台。

该设备使原始设备制造商（OEM）和原始设计制造商（ODM）能够通过完全集成的混合处理器解决方案的最大灵活性，快速将具有健壮的操作系统、丰富的用户界面和高处理器性能的设备推向市场。

该设备的双核结构提供了DSP和精简指令集计算机（RISC）技术的优点，结合了高性能TMS320C674x DSP核和ARM926EJ-S核。

ARM926EJ-S是一个32位RISC处理器内核，它执行32位或16位指令并处理32位、16位或8位数据。内核使用流水线，这样处理器和内存系统的所有部分都可以连续运行。

ARM9内核有一个协处理器15（CP15）、保护模块、数据和程序内存管理单元（MMU）以及表查找缓冲区。ARM9内核有单独的16-KB指令和16-KB数据缓存。两个缓存都与虚拟索引虚拟标记（VIVT）4路关联。ARM9内核还有8KB的RAM（矢量表）和64KB的ROM。

设备DSP核心采用基于二级缓存的体系结构。级别1程序缓存（L1P）是32 KB直接映射缓存，级别1数据缓存（L1D）是32 KB双向集合关联缓存。二级程序缓存（L2P）由一个256 KB的内存空间组成，该内存空间在程序和数据空间之间共享。二级内存可以配置为映射内存、缓存或两者的组合。尽管系统中的ARM9和其他主机可以访问DSP L2，但在不影响DSP性能的情况下，其他主机可以使用额外的128KB RAM共享内存。

对于支持安全的设备，TI的基本安全引导允许用户保护专有知识产权，并防止外部实体修改用户开发的算法。通过从基于硬件的“信任根”开始，安全引导流确保了代码执行的已知良好起点。默认情况下，JTAG端口被锁定以防止仿真和调试攻击；但是，可以在应用程序开发期间的安全引导过程中启用JTAG端口。引导模块在外部非易失性存储器（如flash或EEPROM）中被加密，并且在安全引导期间加载时被解密和验证。加密和解密保护用户的IP，让他们安全地建立系统，并开始与已知的，可信的代码设备操作。

基本安全引导使用SHA-1或SHA-256以及AES-128进行引导映像验证。基本安全引导还使用AES-128进行引导映像加密。安全引导流采用多层加密方案，不仅保护引导过程，而且提供安全升级引导和应用软件代码的能力。128位特定于设备的密码密钥，只有设备知道，并使用NIST-800-22认证的随机数生成器生成，用于保护用户加密密钥。当需要更新时，客户使用加密密钥创建新的加密映像。然后设备可以通过外部接口（如以太网）获取图像，并覆盖现有代码。有关支持的安全功能或TI的基本安全引导的更多详细信息，请参阅。

外围设备包括：带管理数据输入/输出（MDIO）模块的10/100 Mbps以太网媒体访问控制器（EMAC）；一个USB2.0 OTG接口；一个USB1.1 OHCI接口；两个²C总线接口；一个带有16个串行器和FIFO缓冲器的多通道音频串行端口（McASP）；两个带有FIFO缓冲器的多通道缓冲串行端口（MCBSP）；两个带有多个芯片选择的串行外围接口（SPI）；一个可配置的16位主机端口接口（HPI）；最多9组通用输入/输出（GPIO）引脚，每个组包含16个引脚，具有可编程中断和事件生成模式，与其他外设多路复用；三个UART接口（每个具有实时战略和CTS公司)两个增强型高分辨率脉宽调制器（eHRPWM）外设；三个32位增强型捕获（eCAP）模块外设，可配置为3个捕获输入或3个APWM输出；两个外部存储器接口：一个异步和SDRAM外部存储器接口（EMIFA），用于较慢的存储器或外设；以及更高速的DDR2/移动DDR控制器。

EMAC在设备和网络之间提供了一个有效的接口。EMAC支持10Base-T和100Base-TX，或半双工或全双工模式下的10Mbps和100Mbps。另外，一个MDIO接口可用于PHY配置。EMAC支持MII和RMII接口。

串行ATA（SATA）控制器为大容量数据存储设备提供高速接口。SATA控制器支持SATA I（1.5 Gbps）和SATA II（3.0 Gbps）。

通用并行端口（uPP）为许多类型的数据转换器、FPGA或其他并行设备提供高速接口。uPP支持两个通道上8到16位之间的可编程数据宽度。支持单数据速率和双数据速率传输，以及启动、启用和等待信号，为各种数据转换器提供控制。

视频端口接口（VPIF）提供灵活的视频I/O端口。

丰富的外围设备集提供了控制外部外围设备和与外部处理器通信的能力。有关每个外围设备的详细信息，请参阅本文档中的相关部分和相关的外围设备参考指南。

该装置具有一套完整的ARM9和DSP开发工具。这些工具包括C编译器、简化编程和调度的DSP程序集优化器，以及可查看源代码执行情况的Windows调试器接口。