TMS320DM642AGNZ6_数字信号处理器DSP_德州仪器(TI)

TMS320DM642的特点

• 高性能数字媒体处理器（TMS320DM642）
  • 2-、1.67-、1.39-ns指令周期时间
  • 500、600、720 MHz时钟频率
  • 八条32位指令/周期
  • 4000、4800、5760英里/秒
  • 与C64x完全兼容的软件?

速度2? VelociTI的扩展? 高级超长指令字（VLIW）TMS320C64x? 数字信号处理器内核

• 八个高度独立的功能单元与VelociTI。2? 扩展名：
  • 六个ALU（32-/40位），每个ALU支持每个时钟周期的单32位、双16位或四8位算术运算
  • 两个乘法器支持每个时钟周期四个16 x 16位乘法（32位结果）或每个时钟周期八个8 x 8位乘法（16位结果）

具有不一致支持的负载存储体系结构

64位32位通用寄存器

指令打包减少了代码大小

所有指令都有条件

指令集功能

• 字节可寻址（8-/16-/32-/64位数据）
• 8位溢出保护
• 位域提取，设置，清除
• 归一化、饱和、位计数
• 速度2? 增强正交性

一级/二级内存体系结构

• 128K位（16K字节）L1P程序缓存（直接映射）
• 128K位（16K字节）L1D数据缓存（双向设置）
• 2M位（256K字节）二级统一映射RAM/Cache（灵活的RAM/Cache分配）

结束语：小结束语，大结束语

64位外部存储器接口（EMIF）

• 异步存储器（SRAM和EPROM）和同步存储器（SDRAM、SBSRAM、ZBT SRAM和FIFO）的无胶接口
• 1024M字节总可寻址外部存储器空间

增强型直接内存访问（EDMA）控制器（64个独立通道）

10/100 Mb/s以太网MAC（EMAC）

• 符合IEEE 802.3
• 媒体独立接口（MII）
• 8个独立的发送（TX）通道和1个接收（RX）通道

管理数据输入/输出（MDIO）

三个可配置的视频端口

• 为普通视频解码器和编码器设备提供无胶I/F
• 支持多种分辨率和视频标准

VCXO内插控制端口（VIC）

• 支持音频/视频同步

主机端口接口（HPI）[32-/16位]

32位/66兆赫，3.3伏外围组件互连（PCI）主/从接口符合PCI规范2.2

多声道音频串行端口（McASP）

• 八个串行数据引脚
• 品种繁多²和类似的位流格式
• 集成数字音频I/F发射机支持S/PDIF、IEC60958-1、AES-3、CP-430格式

集成电路（I）²C） 公共汽车?

两个多通道缓冲串行端口

三个32位通用定时器

16个通用I/O（GPIO）引脚

柔性锁相环时钟发生器

IEEE-1149.1（JTAG）边界扫描兼容

548针球网格阵列（BGA）封装（GDK和ZDK后缀），0.8毫米球间距

548针球栅阵列（BGA）封装（GNZ和ZNZ后缀），1.0毫米球间距

0.13-?m/6级铜金属工艺（CMOS）

3.3-V I/O，1.2-V内部（-500）

3.3-V输入/输出，1.4-V内部（A-500、A-600、-600、-720）

C64x、VelociTI.2、VelociTI和TMS320C64x是Texas Instruments的商标。所有商标均为其各自所有者的财产。TMS320C6000和C6000是Texas Instruments的商标。Windows是Microsoft Corporation的注册商标。

TMS320DM642的说明

TMS320C64x? DSP（包括TMS320DM642设备）是TMS320C6000中性能最高的定点DSP? DSP平台。TMS320DM642（DM642）器件基于第二代高性能、先进的VelociTI? 超长指令字（VLIW）体系结构（VelociTI.2）?) 由德州仪器公司（TI）开发，使这些DSP成为数字媒体应用的最佳选择。C64x? 是C6000的代码兼容成员? DSP平台。

DM642设备在720MHz时钟频率下的性能高达每秒57.6亿条指令（MIPS），为解决高性能DSP编程难题提供了经济高效的解决方案。DM642DSP具有高速控制器的操作灵活性和阵列处理器的数字处理能力。C64x? DSP核心处理器有64个32位字长的通用寄存器和8个高度独立的功能单元，两个32位结果乘法器和6个算术逻辑单元（ALU），具有VelociTI? 扩展。VelociTI。2? 八个功能单元中的扩展包括新指令，用于加速视频和图像应用程序的性能，并扩展VelociTI的并行性? 建筑。DM642每周期可产生4个16位乘法累加（MAC），总计每秒28.8亿MAC（MMAC），或每周期产生8个8位MAC，总计5760 MMAC。DM642DSP还具有特定于应用程序的硬件逻辑、片上存储器和与其他C6000类似的附加片上外围设备? DSP平台设备。

DM642使用基于两级缓存的体系结构，并拥有一组功能强大且多样化的外围设备。1级程序缓存（L1P）是128 Kbit直接映射缓存，1级数据缓存（L1D）是128 Kbit双向集合关联缓存。二级内存/高速缓存（L2）由程序和数据空间共享的2Mbit内存空间组成。二级内存可以配置为映射内存、缓存或两者的组合。外围设备包括：三个可配置的视频端口；一个10/100 Mb/s以太网MAC（EMAC）；一个管理数据输入/输出（MDIO）模块；一个VCXO内插控制端口（VIC）；一个多通道缓冲音频串行端口（McASP0）；一个集成电路（I2C）总线模块；两个多通道缓冲串行端口（MCBSP）；三个32位通用定时器；一个用户可配置的16位或32位主机端口接口（HPI16/HPI32）；一个外围组件互连（PCI）；一个具有可编程中断/事件生成模式的16针通用输入/输出端口（GP0）；以及一个64位无胶外部存储器接口（EMIFA），它能够连接到同步和异步存储器和外设。

DM642设备有三个可配置的视频端口外设（VP0、VP1和VP2）。这些视频端口外围设备为普通视频解码器和编码器设备提供无胶接口。DM642视频端口外围设备支持多种分辨率和视频标准（如CCIR601、ITU-BT.656、BT.1120、SMPTE 125M、260M、274M和296M）。

这三个视频端口外设是可配置的，可以支持视频捕获和/或视频显示模式。每个视频端口由两个通道组成-A和B，带有5120字节的捕获/显示缓冲区，可在两个通道之间拆分。

有关视频端口外围设备的更多详细信息，请参阅TMS320C64x视频端口/VXCO内插控制（VIC）端口参考指南（文献编号629）。

McASP0端口支持一个发送和一个接收时钟区域，八个串行数据引脚可分别分配给两个区域中的任何一个。串行端口支持在2到32个时隙的每个引脚上进行时分复用。DM642有足够的带宽支持所有8个串行数据引脚传输192千赫立体声信号。每个区域中的串行数据可以在多个串行数据管脚上同时发送和接收，并在飞利浦Inter-IC声音（I）上以多种形式格式化²S） 格式。

此外，McASP0发射机可编程为同时输出多个S/PDIF、IEC60958、AES-3、CP-430编码数据信道，单个RAM包含用户数据和信道状态字段的完整实现。

McASP0还提供了广泛的错误检查和恢复功能，例如为每个高频主时钟提供坏时钟检测电路，以验证主时钟是否在编程的频率范围内。

VXCO内插控制端口（VIC）提供分辨率从9位到16位的数模转换。VIC的输出是一个单位内插D/a输出。有关VIC端口的更多详细信息，请参阅TMS320C64x视频端口/VXCO内插控制（VIC）端口参考指南（文献编号629）。

以太网媒体访问控制器（EMAC）在dm642dsp核心处理器和网络之间提供了一个高效的接口。DM642 EMAC支持10Base-T和100Base-TX，或半双工或全双工的10Mbits/s（Mbps）和100Mbps，支持硬件流控制和服务质量（QOS）。DM642 EMAC利用了一个到DSP核心的定制接口，允许高效的数据传输和接收。有关EMAC的更多详细信息，请参阅TMS320C6000 DSP以太网媒体访问控制器（EMAC）/管理数据输入/输出（MDIO）模块参考指南（文献编号628）。

管理数据输入/输出（MDIO）模块连续轮询所有32个MDIO地址，以便枚举系统中的所有PHY设备。一旦DSP选择了PHY候选者，MDIO模块通过读取PHY状态寄存器透明地监视其链路状态。链路更改事件存储在MDIO模块中，并且可以选择性地中断DSP，从而允许DSP轮询设备的链路状态，而无需连续执行代价高昂的MDIO访问。有关MDIO的更多详细信息，请参阅TMS320C6000 DSP以太网媒体访问控制器（EMAC）/管理数据输入/输出（MDIO）模块参考指南（文献编号628）。

TMS320DM642上的I2C0端口允许DSP轻松控制外围设备、从串行EEPROM引导以及与主处理器通信。此外，标准多信道缓冲串行端口（McBSP）可用于与串行外围接口（SPI）模式外围设备通信。