本文故意损坏IGBT/MOSFET电源开关研究了栅极驱动器隔离栅的耐受性。
在电动/混合动力汽车等高度可靠、高性能的应用中，隔离栅级驱动器需要确保隔离栅在所有情况下完好无损。Si-MOSFET/IGBT不断改进，对GaN和SiC随着工艺技术的引进，现代功率转换器/逆变器的功率密度不断提高。因此，需要一种高度集成、耐用的新型隔离栅极驱动器。这些驱动器的电隔离装置体积小，可集成在驱动芯片上。这种电隔离可以通过集成高压微变压器或电容器来实现。1、2、3个意外系统故障会导致电源开关甚至整个电源逆变器的损坏和爆炸。因此，有必要研究如何安全实施高功率密度逆变器的栅级驱动器隔离功能。必须测试和验证隔离栅的可靠性（电源开关损坏）。
简介在最坏的情况下，即高功率MOSFET/IGBT当发生故障时，成千上万的逆变器μF电容组会快速放电。释放的电流会导致MOSFET/IGBT损坏、包装爆炸和等离子体排放到环境中。进入栅级驱动电路的部分电流会导致电气过载。5由于功率密度高，在制造驱动芯片时，需要确保即使芯片本身出现故障，仍能保持电气隔离。
构建高度集成的现代栅级驱动器芯片级隔离采用平面微变压器提供电隔离。采用晶圆级技术制造 ，配置为半导体设备尺寸。iCoupler?通道包含两个集成电路(IC)以及多个芯片级变压器(图1)。隔离层提供隔离栅，隔离每个变压器的顶部和底部线圈(图2)。数字隔离器的厚度至少为20 μm聚酰亚胺绝缘层放置在晶圆制造过程中的平面变压器线圈之间。该制造工艺将隔离元件与任何晶圆半导体工艺以低成本集成，以实现优良的质量和可靠性。图2的剖面显示了较厚聚酰亚胺层的顶部和底部线圈的匝数。
图1.MOSFET半桥驱动器ADuM芯片配置3223。
包装中的分接引线框架完成隔离。当电源开关爆炸损坏电源驱动器输出芯片时，必须芯片的分区和配置必须确保隔离层完好无损。为确保电网级驱动器不损坏，采取了以下保护措施：
? 合理设置外部电路尺寸，限制流向 栅级驱动芯片的电流
?输出晶体管在驱动芯片上合理配置
?微变压器在芯片上合理配置
? 合理安排控制芯片的合理安排
图2.ADuM3223：微变压器横截面。
ADuM3223格栅级驱动器的内部芯片配置(图1)显示了一芯片配置示例，可以避免极端电气过载时的电隔离故障。
模拟逆变器故障最糟糕的破坏性试验构建385 V和750 V用于模拟真实功率逆变器情况的两级电压测试电路。使用110 V/230 V ac在需要实施功率因素校正的电网系统中，385 V电压电平很常见。额定击穿电压为1200 V对于使用的高功率逆变器，750 V电压电平很常见。
在破坏性试验中，将由功率开关和适当的驱动器组成的逆变器桥臂连接起来，直到开关出现故障。为了确定流入栅级驱动器芯片的电平，将记录破坏过程中的波形。为了限制流入栅级驱动器电路的击穿电流，研究了几种保护措施。破坏性试验中使用了多种方法IGBT和MOSFET。
控制MOSFET/IGBT测试损坏程度的电路为了实施IGBT/MOSFET电气过载试验驱动器（EOS测试)，构建了一个非常接近真实情况的电路。该电路包适用于5 kW至20 kW功率范围逆变器的电容和电阻。轴向格栅极电阻Rg采用2 W额定功率的金属电阻。为了避免电流从高压电路反向进入外部电源，采用了阻流二极管D1.这也反映了浮动电源至少包括一个整流器(即自举电路)的真实情况。高压电源(HV)通过包括充电电阻Rch和开关S电路为电解电容块充电。
实施EOS500用于测试μs打开信号控制输入VIA或VIB。通过微隔离传输开启信号会造成短路，损坏功率晶体管T1.在某些情况下，晶体管封装会爆炸。
使用四种功率开关（两级电压）来模拟逆变器的损坏。对特定开关类型的第一次测试是在不使用和使用功率限制电路的情况下进行的。为了限制损坏阶段流入驱动电路的电流，一些测试直接在驱动输出引脚处配备了齐纳二极管Dz（BZ16，1.3 W）。此外，还研究了各种栅级电阻值。
图3.用于测量电源开关损坏对隔离耐受性的影响ADuM4223的EOS电路布局。
图4.用于确定隔离耐受性的功率限制ADuM4223的EOS电路布局。
图5.在最糟糕的情况下(当输入和输出芯片直接承受电流时)ADuM4223的EOS电路。
无功率限制栅级驱动电路直接损坏测试电路还进行了另一项模拟最坏情况的实验，其中格栅驱动器的输入和输出芯片直接承受击穿电流(destructive energy)。在这次破坏性试验中，充满电的大容量电容器直接连接到格栅级驱动器的输出引脚（图4）。该试验显示了最严重的过载情况，以测试其隔离功能的耐受性。电流直接流入驱动电路，格栅级电阻是唯一的功率限制装置。S2将高压耦合到栅级驱动器输出电路。
图5显示了最坏情况测试，其中流入输入和输出芯片的电流没有受到任何设备的限制。750 V高压通过开关S1直接应用于输出芯片，即中高压750 V直接应用于驱动芯片的最坏情况。
另一种可能的最坏情况是对驱动器的主侧控制芯片施加过高的电源电压。推荐使用的最大输入电源电压为5.5 V。若产生输入电压DC-DC如果转换器失去调节能力，其输出电压就会增加。当失去调节功能时，转换器的输出电压可以增加到一流DC-DC转换器的2-3倍。ADuM4223输入芯片的功率有限，电阻、功率开关、电感等设备和往常一样在各自的位置。这些设备会阻碍电流流入控制芯片。真实模拟DC-DC转换器故障选择15 V、1.5 A限流值的电源电压。
实验结果
表1给出了图3、图4和图5中电路过载试验的结果。为了确定保护电路的作用，针对每个电路MOSFET/IGBT功率开关类型进行了两次测试。机械开关用于9、10和11的最坏测试S1和S2。
表1.不同功率开关和不同损坏条件下的破坏性试验
图6.损坏SPW2460C3生成的波形图；未发现驱动器损坏情况。
图7.损坏2xFDP5N50（并联）生成的波形图；栅级驱动器出现故障。
一般情况下，齐纳二极管可以帮助保护驱动电路，如表所示（对比试验1和试验2）。但是当栅极电阻的值过小时，尽管采用了齐纳二极管，驱动器仍然会损坏（对比试验3和试验4）。
通过对比试验2和试验3，以及试验3和试验4，可以估算出损害驱动器的电流。通过试验5和6可以得出一个非常有趣的结论：与功率等级相同的IGBT相比，超结MOSFET似乎能显著降低流入栅极驱动器的功率水平。试验9、10和11（未限制流入控制和驱动器芯片的电流）的目的是研究最坏情况下的隔离栅耐受性。
MOSFET和IGBT的不同破坏表现破坏性试验展示了功率开关受损时的各种波形。图6所示的是超结MOSFET的波形。接通电路和芯片损坏之间的时间间隔 大约是100µs。只有非常有限的电流流入驱动器芯片，需承受过载情况。在相同的试验条件下，标准MOSFET产生的栅极电流和过压明显更高，导致驱动器损坏，如图7所示。
芯片损坏分析部分栅级驱动器封装针对不同开关和不同测试条件，其芯片损坏情况相似。图8所示为试验8中基于P-MOSFET输出驱动级的损伤情况（表1）。在体电压为750 V时试验导致IGBT爆炸，以及限流器件Rg和DZ损坏；但是，只能看见引脚VDDA的线焊位置附近小范围熔化。在损坏阶段，栅级过电流通过内置的P-MOSFET二极管流入 100 µF 电容。由于过电流，线焊附近区域熔化。驱动器芯片没有进一步损坏，控制芯片也没有出现进一步的隔离损坏。图9所示为试验9过程中的熔融区域，其中直接将150 V高压施加于驱动器芯片。控制芯片的电隔离通过了本次极端过载试验。
图8.栅级驱动器芯片照片，展示了试验8期间的损坏位置(ADuM4223 #1)。只有输出芯片表面有一小块烧坏。未发现隔离栅受损。
图9.栅级驱动器芯片照片，展示了试验9期间的损坏位置(ADuM4223 #2)。极端电气过载未能损坏控制芯片。未发现隔离栅受损。
图10.栅级驱动器芯片照片，展示了试验10期间的损坏位置。输出驱动器施加超高功率损坏了电路；大面积烧坏。但是，隔离栅未受损。
主侧最坏的情况展示的是对控制芯片施加超高电源电压的情况。因此，在试验11中，对VDD1引脚施加了15 V电源电压（图5），这明显超过了7.0 V绝对最大额定值。图11中的照片显示了VDD1引脚附近芯片有部分烧坏。
图11.输入控制芯片照片，展示了试验11期间的损坏位置。施加于电路中的电流在VDD1引脚周围造成了小范围损坏。未发现隔离栅受损。
结论针对功率开关的破坏性试验不会影响集成式栅级驱动器ADuM4223/ADuM3223的隔离栅耐受性。即使驱动器由于过多的电流流入输出芯片而损坏，也只是局部小范围烧坏。多余的电流通过P-MOS驱动晶体管流入隔直电容。因此，只有P-MOS区域出现熔化。
ADuM4223/ADuM3223的芯片配置不允许熔融区扩散到控制芯片，其中包括电气隔离信号变压器。为了限制流入驱动器输出的电流，可以使用齐纳二极管。齐纳二极管与适当的栅极电阻结合使用，在功率开关损坏时可以起到保护栅极驱动器的作用。可以设计使用栅极电阻来管理正常工作期间的功耗，并在功率开关损坏时将驱动器与其隔离开来。当芯片上直接施加高压时，栅级电阻起保险丝的作用。电阻会控制芯片损坏程度，将其控制在输出功率开关周围的小范围内。
在最坏的情况下，对输出芯片施加高功率时，驱动器输出引脚附近会出现小范围损坏。这个试验不会影响隔离的耐受性能。主侧在最坏情况下，当电源电压明显高于绝对最大额定值时，电源电压引脚周围会出现小范围损坏。在所有电气过载试验中，都未出现隔离功能减弱的迹象。随后实施的高压隔离试验验证了电微隔离的耐受性能。适当的芯片结构以及驱动器封装内部的芯片配置，可以避免击穿电压扩散到微变压器的高压隔离层。