4 个拥有多个栅极连贯的模块应用大众栅极驱动器电路时，缩小辅佐源连贯中固定的任何电流异常首要。
图 1 在两个模块的简化示例中表现了辅佐源连贯若何为主电流门路供应天然的并行传导门路。一些电子（咱们称之为“青少年电子”，由于它们爱好走与其他电子分歧的门路）能够流过此辅佐源并行门路。该电流大概大到足以惹起栅极振荡，以至熔断模块外部的辅佐键合线。
图 2 所示的电路用于缩小这些不需要的环流。它是共模扼流圈的组合，共模扼流圈对输出和输入电流相称的失常栅极电流表现出低阻抗，但对仅在源极连贯中固定的不需要的源极电流表现出高阻抗。除此以外，每对器件栅极连贯都应用独自的部分升压级。这同意源极连贯中存在电阻，然则，应用部分电容器，流经此门路的任何电流都不会影响栅极波形。假如仅应用简略的源电阻，情形就不是如许，由于流经该源电阻的任何电流都市影响栅极源电压，从而下降间接操纵程度并增添栅极振荡的可能性。
图 2：栅极驱动器电路
栅极驱动器 PCB 结构
6 mΩ 模块拥有双栅极源极引脚和双电源漏极和源极连接点，以缩小电感并改良模块外部 SiC MOSFET 芯片之间的电流同享。栅极结构的第一个挑衅是使两对栅极源极连贯拥有对称结构。
以后，关键是同时关上和封闭所有四个模块的栅极。“树”布局经由过程长度类似的低电感走线栅极/源极对完成了这一点。另外，关于每对栅极源极连贯的部分升压级，结构是对称的。丈量注解，在切换时期，栅极之间的最坏情况下的时序误差小于 5nS。
仪器仪表
图 3 表现了用于双脉冲测试 (DPT) 的原理图。首要的是丈量配置为 H 桥的拓扑的电流同享，以便电流固定和磁场与终究使用相匹配。另外，还需要能够为被测互补设置装备摆设天生同步整流器开关脉冲，其死区时候餍足体系死区时候请求。
图 3：双脉冲测试 (DPT) 示意图
为了丈量漏极和源极电流，直流总线 PCB 走线双侧均有孔，以便应用罗氏线圈。这同意丈量直流总线中的电流（即下部开关的源极电流）和直流+总线电流（即上部设置装备摆设的漏极电流）。还同意丈量两组模块输入引脚之间的输入电流均衡
图 4：4 个并联模块的 DPT 电流波形（50 ?s/分度和 50 A/分度）绿色 Vgs 5 V/分度。蓝色 Vds 100V/分度
图 5：4 个并联模块的 DPT 电流波形（50 ?s/格和 50 A/格）
动态电流同享
图 4 表现了 DPT 时期四个下部器件中的源电流。在死区时候以后，第一个脉冲后应用同步整流来关上上部 SiC MOSFET；但在第二个脉冲后不应用同步整流，这同意电流经由过程上部体二极管自在固定。四个立室模块的电流同享为 +/- 3%。请注意，当 MOSFET 没有门控且惟独体二极管传导电流时，第二个脉冲后的电流同享更差。
图 6：4 个并联模块的 DPT 关断波形（200 ns/分度和 50 A/分度）绿色 Vgs 5 V/分度。蓝色 Vds 100V/分度
图 7：4 个并联模块的 DPT 开启波形（200 ns/分度和 50 A/分度）绿色 Vgs 5 V/分度。蓝色 Vds 100V/分度。
这项初始测试是针对所选模块举行的，其 RDS on 变迁小于 2%。还对 RDS on 变化为 7% 的模块进行了测试，同享仅略差 +/- 4%。在高柔和切换上部设备下举行的额定测试显示出异样精良的功能。图 5 表现了图 4 中电流波形的扩大视图。
0次