隔离的Σ-Δ长期以来，调制器被证明能够在嘈杂的工业电机应用环境中提供非常高的精度和强大的电流和电压传感能力。有两种隔离型Σ-Δ调制器：一是在IC内部产生时钟信号；另一种是从外部时钟源接收时钟信号。Σ-Δ调制器生成输入模拟信号的输出数字比特流数据。输出数字数据必须尽可能与时钟信号同步。然后，微控制器以相同的时钟信号频率取样输出数据，以进一步过滤和提取。
本文将详细研究这两类隔离Σ-Δ调制器的输出数据信号完整性。并通过简单的电磁干扰(EMI)测试设置，对Σ-Δ调制器的高频时钟信号EMI进行比较。
图1左侧的简化框图显示了典型的内(部)时钟隔离Σ-Δ调制器；右侧是典型的外(部)时钟隔离Σ-Δ调制器。对于内时钟类型，在和Σ-Δ同一芯片上的编码器。重生输出MCLK，允许输出数据位流MDAT被脉送到微控制器进行提取和滤波。对于外时钟类型，外时钟源为Σ-Δ调制器和微控制器提供时钟信号。时钟信号将被检测到隔离栅的另一侧。探测器必须能够承受一定程度的时钟抖动，并重建时钟信号，以实现Σ-Δ编码器的正常功能。
图1：左图为内时钟隔离Σ-Δ调制器简化框图；右图为外时钟隔离Σ-Δ调制器简化框图；两者都与微控制器相连
使用相同的微控制器(这个例子是FPGA)，内外时钟分别测量Σ-Δ调制器的信噪比(SNR)。这两类Σ-Δ调制器的测量设置是相同的，只是外时钟Σ-Δ需要20个调制器MHz外时钟源提供时钟信号。a和2b显示测量设置。kHz注入正弦波模拟电压信号Σ-Δ调制器的输入端，然后在FPGA采样相应的数字输出比特流数据，并通过滤波过程称为提取。显示在笔记本电脑上的应用图用户界面(GUI)显示重构正弦波和傅里叶快速变换(FFT)，FFT计算信噪比(SNR)和SNR如果历史图与时间对应。FPGA采样不正确Σ-Δ输出数据比特流将清楚地观察到历史图SNR突然下降。
图2a：显示相同FPGA板和应用软件的内外时钟Σ-Δ调制器的测量设置
图2b：显示了测量设置的简化示意图
查看图3中示波器捕获的图像，内时钟Σ-Δ输出调制器MCLK信号似乎在抖动。但从输出时钟MCLK的上升沿到输出数据MDAT上升或下降的时间延迟对每个时钟周期都是一样的。同样，从外时钟到输出MDAT时间延迟似乎是稳定的。这里可以得出结论:这两类Σ-Δ调制器，MDAT始终和每个时钟周期MCLK同步。
图3:显示两种类型的示波器捕获Σ-Δ调制器的MCLK和MDAT图像
如图4所示SNR对比历史图和时间，对于两类Σ-Δ没有观察到调制器SNR突然下降。换句话说，FPGA这两类(微控制器)可以正确读取Σ-Δ调制器的输出数据(MDAT)。
.图4：显示应用程序GUI软件中的测量结果
高频时钟信号是系统PCB板上EMI主要来源之一。时钟频率越高，PCB线路越长，时钟信号产生的EMI越严重。内时钟Σ-Δ调制器的时钟信号可以更短。一些内时钟Σ-Δ为了有效降低时钟信号的频率峰值，调制器还结合了扩频技术EMI。为了证明这一点，设置了一个简单的设置，如图5所示EMI分别测量内外时钟的测量方法Σ-Δ调制器产生的时钟信号EMI。放置环形天线Σ-Δ调制器评估板上方5cm位置。示波器设置为0频率Hz扫频到100MHz。
图5:显示简单EMI用于测量两种类型的测量设置Σ-Δ调制器的时钟信号EMI
从图6中示波器捕获的图像可以清楚看出，外时钟源产生的EMI在时钟信号频率和谐波处达到峰值要高得多。例如，60MHz外时钟源产生的三次谐波EMI比内时钟Σ-Δ调制器输出时钟信号高20dB。
图6:显示进入外时钟Σ-Δ调制器产生的时钟信号EMI要高得多，在时钟信号频率和谐波处达到峰值