随着嵌入式微处理器主频率的不断提高，当系统时钟频率达到100时，信号传输处理速度越来越快MHZ以上，传统的电路设计方法和软件已不能满足高速电路设计的要求。在高速电路设计中，接线长度、关键信号阻抗控制、差异接线设置越来越重要。武汉华中科技大学与武汉中国科学院岩土力学研究所智能仪器室合作.以ARM9微处理器EP9315是工程探测器开发的核心嵌入式系统。在系统硬件电路设计中SDRAM和IDE本文的重点是等长线、关键信号的阻抗控制和差分线cirrus logic公司网络物理层接13芯片cs以8952为例，详细介绍了网络部分的硬件电路设计，为类似的高速硬件电路设计提供了参考。
2.1主要芯片
本设计采用嵌入式微处理器是Cirrus Logic该公司于2004年7月推出EP93XX高端产品系列EP9315。该微处理器是一种高度集成的片上系统处理器，工作频率为200兆赫ARM920T内核，它有ARM920T内核的所有优异性能，包括丰富的集成外设接口PCMCIA、接口图形加速器，可连接两组设备EIDE、 1/10/100Mbps以太网MAC、3个2.0全速HOST USB、专用SDRAM通道的LCD接口，触摸屏接口，SPI串行外设接口，AC97接口、6通道I2S接口和8*8键盘扫描接口.支持4组32位 SDRAM无缝连接等。
主芯片丰富的外部接口大大简化了系统硬件电路.除网络控制部分配合使用外Cirrus Logic公司的100Base—X/10Base-T物理层(PHY)接口芯片CS在8952之外，其他功能模块不需要添加额外的控制芯片。
2.2系统主体结构
由图1可见.微处理器系统EP9315是控制工程探测器的核心，具有完整的外设接口功能。IDE/CF扩展32M的SDRAM作为外部数据存储空间，3个主动性USB接口支持USB键盘鼠标;LCD接口支持STN/TFT液晶和触摸屏.为用户提供友好的交互界面；1/10/100 Mbps以太网是调试操作系统时下载内核和工程检测时远程监控的途径；面板按钮为工程师在现场操作中无法使用键盘鼠标时提供人机交互接口。
EP9315操作系统主频达到200M，总线频率100M，外设时钟为50M，数据线和地址线的布线密度高，速度高。网络部分对差分线和微带线的控制有特殊要求。以前用过Protel设计主要根据经验进行PCB布局布线，显然这种方法无法满足当前的高速电路设计。CADENCE公司作为EDA该领域最大的公司之一PCB在高速电路设计中，设计工具的性能优势越来越明显，因此作者使用它CADENCE公司的PCB软件的设计布局完成高速电路设计。
3.1 SDRAM的布线规则
嵌入式系统使用644M字节的SDRAM由两块扩展数据存储区域K4S561632在32位模式下组成工作。最高频率可达100M以上，对于SDRAM需要对数据线、时钟线、片选等控制信号进行线长匹配，提出以下布线要求：
1. SDRAM 时钟信号：时钟信号频率高，为避免传输线效应，按工作频率达到或超过75MHz布线长度应为1000mil避免与相邻信号串扰的原则和原则。布线长度不超过1万mil，线宽10mil，内部间距5mil，外部间距30mil，要求差分布线，准确匹配差分对接线。20年允许误差mil以内。
2. 地址、片选等控制信号：线宽5mil，外部间距12mil，内部间距10mil。尽量做菊花链拓补。能有效控制高谐波干扰，比时钟线长，但不能短。
3. SDRAM线宽5mil，内部间距5mil，外部间距8mil，尽量在同一层布线，数据线和时钟线的线长差控制在50mil内。
根据布线要求，在Allegro设置不同的约束：对线宽设置3 约束SDRAM_CLK，SDRAM_ADDDR，SDRAM_DATA，设置完成后，将约束添加到相应的中net上。让每一个net它们都具有线宽和线距约束属性。最后，为不同的信号组选择合适的约束。但系统中设置的约束CPU内部无法实现。EP9315为BGA封装。pin间距1.27毫米，显然在CPU在内部，线宽线距不能满足上述要求Allegro设置CPU特殊走线区域cpu_area。并加上area属性，适合 BGA内部布线的约束。
3.2 Xnet在IDE总线等长布线的应用
3.2.1系统中的IDE接口设计
EP9315强大的外设接口能力可以直接驱动IDE硬盘 布线时要注意IDE但总线的等长设置，IDE总线等高速线路需要端接匹配，以防止信号反射和回流。如图2所示，排阻起到端接匹配的作用，但整个布线分为几个部分NET，而Allegro常用的线长设置 propagation_delay和relative_propagation_delay只能针对同一个NET设置.IDE总线信号由EP9315扇出，要求EP9315到IDE接口走线DD* UBDD*(如图2中NET)等长误差为 /-20mil，最简单的方法是单独设置DD*等长和 UBDD*等长，误差 /-10mil，可以满足要求，但增加了布线难度，尤其是当DD*绕线空间大UBDD*当绕线空间不足时。这种设置等长是不可行的。Allegro将DD*和UBDD*走线加起来，等长比较，需要使用Xnet。
3.2.2 Xnet概念和Xnet等长设置
通常由无源元件(电阻、电容或电感)连接连续几段NET合称为Xnet，如图3所示。
Xnet示例
图2中将DD*和UBDD*设置为同一个Xnet。对属于该Xnet所有信号等长控制。Xnet等长设置分为以下步骤：
1.设置Xnet
设置选择Xnet设备(图2为排阻RA1-RA4)，创建ESpiceDevice model，Allegro自动填写模型名称、电路类型-Resistor，PIN连接顺序：1、8、2、7、3*，5.表示1和8是电阻 (见图2)。到目前为止，检查电阻排放的两侧NET都加了同样的Xnet属性。
2.Xnet的等长设置
(1)建立Xnet的pin pair：在Allegro中打开constraint manager，选择relative_propagation_delay属性。已设置的Xnet自动显示，选择Xnet建立pin pair，Allegro在整个项目中提供Xnet关联的起始pin和结束pin。选择需要等长设置的开始pin和结束pin。
(2)建立等长 group：选择所有需要设置等长的选择pin pair，创建名为R_IDE_DATA的MATCH GROUP，在与relative_ propagation_delay新创建的工作窗选择区出现在相应的工作窗选择区R_IDE_DATA，内容建立pin pair,按照IDE布线误差10mil一般以最长线为基准线(target)。
(3)布线完成后，重新打开constrait manager分析实际走线，Allergo自动显示分析结果，绿色表示以基准线为标准的布线。布线误差为10mil内部。红色表示接线误差超过 10mil，如果分析结果，大部分线路都是红色的，基准线的选择可以适当调整。
此外，Allegro在等待长线路时。将实时显示线路长度是否在误差范围内，可使用蛇线调整线路长度。这些都大大保证了接线的可靠性。
3.3差分线和阻抗控制在网络布线中的应用
3.2.1物理层接口芯片cs8952布线准则
CS8952使用CMOS技术。提供高性能100Base-X/10Base-T物理层(PHY)线路接口。它优化了自适应平衡器的抗扰性和抗近端串扰性(NEXT)性。接收器的应用可以扩展到160米以上的电缆，结合标准介质无关端口(MII)，微处理器 可以简单地连接EP9315介质访问控制器(MAC)。
以下一些PCB布线规则，规则CS8952工作更稳定，更好EMC性能：
1. 使用多层电路板，至少有一层电源层，一层，层设置为：top，gnd，VCC，bottom。使用底层pcb走信号线只是第二种选择。把所有的部件都放在顶层。然而，旁路电容器越接近芯片越好，最好放在CS8952下方的底层pcb上。RJ底层可选择45终端元件和光纤元件。
2.4.99k参考电阻应越近RES管脚越好，用过孔将电阻的另一端连接到地平面。vss(85和87脚)连接到电阻接地端，形成屏蔽。
3.对关键信号Tx /-，RX /-，RX_NRz /-控制阻抗，作为微带传输线(100欧差，60欧单线)，MII作为68欧微带传输线的信号。
4.差分传输线布线应靠近(线宽间距6-8)mil)，保证两条线宽与其他线路和元件的距离。TX和RX差异远离布线。必要时使用。pcb的相对面。
3.2.2设置网络部分关键信号差和阻抗控制设置
网络部分差分线及其阻抗控制以信号Tx+/-为例。步骤如下：
1.在Allegr o的assign diff pair菜单中选择建立差分对的信号Tx+/-，命名为TX_Pair。
2.按照对信号TX+/-阻抗控制要求计算差分对线宽、线距，如图4所示，选择走线层面top层，填入差分对阻抗100欧，单线阻抗60欧，得到线宽10.1mil，主要线间距8.1mil。
3.定义差分对TX_PAIR电气约束条件：
主要线宽，线间距：10mil/8mil;
次要线宽/线间距：10mil/8mi;
线最小间距：6mil;
两条线无法走到一起时允许的线长：100mil;
两条线可允许的误差值：25mil。
4.分配差分对TX_PAIR到电气约束集，打开差分对DRC模式。
以上实现差分对走线和阻抗控制的方法在涉及到大量差分对的通信系统电路中非常简单实用。
笔者利用强大的PCB设计软件实现了基于EP9315嵌入式系统的硬件电路设计。该板采用6层PCB布线，完全满足高速电路设计中对等长、差分、阻抗控制的要求。 基于该电路设计的嵌入式系统与武汉中科院岩土力学所设计的SY5声波工程检测仪实现了良好接口，与由51单片机搭建的原 SY5 声波仪相比，改系统功耗降低，体积变小，稳定性增强，成本降低，更适合工业控制中的运用。