根据内部电路结构，线性稳压器主要分为以下几类： NPN、LDO、准LDO、PMOS、NMOS
以下是上述稳压器的电路原理： （1）NPN架构： 
（2）LDO架构： 
（3）准LDO架构： 
（4）PMOS架构： 
（5）NMOS架构： 
接下来以LDO以线性稳压器为例： 
如上图所示，LDO管 由串联调整VT ，取样电阻 R3 和 R4 、比较放大器 A 组成。
取样电压加在比较器上A 同相输入端与反相输入端的基准电压 Vref相比之下，两者的差值被放大器 A 放大后，控制串联调节管的压降，稳定输出电压。输出电压 Vout 降低时，基准电压与取样电压的差值增加，放大器输出的驱动电流增加，管道压降降降低串联调整，使输出电压高。相反，如果输出电压 Vout 超过所需的设定值，比较放大器输出的前驱动电流降低，从而降低输出电压。在供电过程中，输出电压连续校正，调整时间仅限于比较放大器和输出晶体管回路的响应速度。
可调 LDO 一般输出电压计算公式： Vout=Vref(1 R2/R1) Iadj*R2* ；
Iadj 值很小，当 R2 值小时，IadjR2 值可以忽略不计。但如果 R2 值大，那 IadjR2 值不容忽视。一般稳压器如 117系列 Iadj 典型值为 50uA如果 R2 取值为 2K 当电压误差达到 0时.1V 了。
一般 LDO 的 Vref 值为 1.25V，有些会有所不同。ANACHIP 有一款AP133，其 Vref=0.8V， 1~1~1.25V 之间的电压是普通 LDO做不到。
η＝Pout/Pin=(IoutVout)/(IinVin)=(Iout*V out)/((Iout Ignd)*Vin) 因为 Ignd 和 Iout 可以忽略不计，所以上面的风格可以近似:
**η≈Vout/Vin**可见 LDO 的效率类似于输出电压比上的输入电压。因此， LDO 时，必须注意输出电压和输入电压之间的压差。输入电压越小，效率越高。特别是在大电流通路中，压差过大，不仅效率过低，而且热量过大，影响电路的稳定性。
近似计算公式：
由于结温的升高会缩短芯片的使用寿命，因此必须尽可能降低芯片的结温，最好控制在 80~100℃内部；如果做不到这一点，至少要标称产品规格书中最大工作温度的 80%以下。
：封装为 SOT-223的 1117芯片，结到环境的热阻为 117℃/W(无散热器及通风措施) ，最大工作温度为 150℃。假设在40℃ 在室温环境下，IC 上的最大热损失约为： （150℃×0.8－40℃） / 117 ℃/W＝0.68W
以上是无任何外部散热条件下的计算值。印刷板上的铜箔在实际应用中会起到散热器的作用，因此实际消散功率略大于上述计算值。
知道了热损耗 PD 和热阻θJA之后，我们可以计算温升的近似值，但由于印刷板、 周围设备、 空气流动等因素，该值通常与实际温度不同。因此，设计电路的温升是否能满足要求应以实际测量的温度值为准。
Vdrop 是输入输出压差度下输入输出压差的最小值。相应的 将在一般产品规格中提供Vdrop-Iout 曲线。
因此实现 3.3V 转 2.5V 或 2.5V 转 1.8V 输入输出压差小时，必须注意使用 LDO 的 Vdrop 参数能否满足上述要求。
最小工作电压是指确保稳压器内部 IC 电路正常工作，输入电压需要满足的最小值。因此， Vin 除了满足 V in －V out ＞V drop 外，还要满足 V in ＞V 最小工作 。
静态电流是指输入电源提供的稳压器工作电流，也称为接地电流。静态电流可以理解为提供稳压器 IC 正常运行的电流不直接携带，所以静态电流纯粹是损失，越小越好。
。由于线性稳压器是一种反馈系统，通常是多极系统，因此相位裕度可能低于稳定状态的容量值，导致输出电路不稳定，甚至自我激励。
为了提高相位裕度，通常采用相位补偿技术。在系统中增加零点可以改善相位裕度。改进的效果取决于增加零点的频率位置。输出电路上并联的电容 ESR与电容器一起，可以在系统中增加零点，相应的零点频率约为 1/(2)πReC)，其中 Re等效串联电阻，C 补偿电容值。当补偿电容选择不当时，零点对相位裕度的改善不够，整个回路可能不稳定。
在选择补偿电容时，我们需要着重关注的是电容的 ESR 参数。
一般来说，准 LDO 用电解电容输出补偿电容也能满足要求，但为了使 ESR电解容的容值应尽可能小于 47uF，推荐 47uF～100uF；输出小于或等于 5V 电路耐压值不小于 10V，推荐 10V～16V，大部分耐压值是为了使其 ESR 小一点PNP LDO对 ESR要求会更严格。(现在有很多稳压器，因此，外部补偿用电容 ESR 要求变得不那么严格)在选择电容器时，应参考芯片规格中输出电容器的要求说明和建议参数值。
PSRR(Power Supply Rejection Ratio)，，单位为分贝，基本计算公式为： PSRR=20log[Ripple (Vin)/Ripple (Vout)]
： 芯片设计时可以在 LDO 基准的输出端增加一路低通滤波器。因为内置滤波器会占用较大的芯片尺寸， 因此有些芯片在设计时会将低通滤波器设计在芯片外围电路上，将基准脚引出来（即 ），用于连接基准旁路电容。 增大旁路电容， 有利于减小输出噪声 ,提高 LDO 的 PSRR。但旁路电容会对 LDO 输出电压上升的速度产生影响，旁路电容值越大，输出电压上升速率越慢，在使用时要注意。建议使用陶瓷电容的典型值为 470 pF ～ 1uF 。
这个参数是为了保持输出稳压状态，导通管上需要流过的最小电流。如果负载未达到最小负载电流的要求， 则可能导致稳压器输出电压漂浮不定。 。
对导通管而言，调压电阻 R3 和R4 也是其负载。因此只要满足下面式子 LDO 就能保持电压稳定输出了：
当 ILoad =0 时，只要满足 I R3 ≥I MiniLoad 即可，因此固定输出的 LDO 在设计时，厂家可以通过调整 R3 和 R4的值来使 IC 内部即能满足最小负载电流的值， 使用者在设计时无需考虑这个参数。而对，R3 设计在外围电路，因此就需要我们使用者在设计时考虑这个参数。
一般 VREF 为 1.25V，如果 I MiniLoad 为 10mA，则 R3≤125 欧姆，可选为 120欧姆。根据输出电压的要求我们就可以计算出 R2 的值。
一般厂家除了提供最小负载电流的参数外，还会提供推荐的外围电路参数，方便我们设计时选择合适的电阻值。
应该严格参考Datasheet手册推荐布局，如下图所示为PCB上的LDO等效电路图：
理想的 LDO 版图设计，应该使 1、2、3、4 这四个环路做到尽可能的小。其中环路1 和环路 2 最重要： 因为，对输出纹波影响很大； ， 还会影响补偿电容的等效 ESR，因为补偿电容的实际等效 ESR＝ESRc +R trace ，当补偿电容与整个LDO 的环路变大时， R trace 变大，补偿电容的实际等效 ESR 也随之变大，从而会使整个电路变得不稳定； ； ，也要重视。