实用的MOSFET 该模型需要从应用程序的角度描述设备的所有重要属性，因此非常复杂。另一方面，如果我们将模型的适用性局限于特定的问题领域，则可以MOSFET 晶体管得到了一些简单而有意义的模型。

图2 基于第一模型MOSFET 直流分析主要用于设备的实际结构。a 中的MOSFET 符号表示通道电阻，JFET 对应外延层的电阻。EPI 层的电阻是设备额定电压的函数，高压MOSFET 所需的外延层较厚。

图2b 模拟非常有效MOSFET 由dv/dt 导致的击穿特性。作为栅极阻抗函数，它显示了两种主要的击穿机制，即dv/dt 所有所有功率MOSFET 寄生双极晶体管的开通，以及dv/dt 引起沟通开放。由于制造工艺的改进，现代功率MOSFET 几乎没有寄生NPN 晶体管的dv/dt 触发事件的影响降低了基极和发射极区域的电阻。

寄生双极晶体管也有另一个重要的作用。它的基极- 以集电极结而闻名MOSFET 体二极管。

图2c 是MOSFET 开关模型。该模型显示了影响开关性能的最重要的寄生器件。下节将讨论其各自的功能，并介绍设备的开关过程。

现在，在确定了所有因素之后，让我们来研究一下MOSFET 晶体管的实际开关行为。为了更好地理解基本过程，将忽略电路的寄生电感。稍后，将分析其对基本操作的相应影响。此外，由于开关模式的电源，以下描述涉及钳位电感开关所用的大多数MOSFET 晶体管和高速栅极驱动电路都工作在该工作模式下。

MOSFET 晶体管的开通动作可分为如图4 中所示的4 个阶段。

第一步，器件的输入电容从0V 充电至VTH。在此期间，大部分栅极电流用于对CGS 电容器充电。少量电流也会流经CGD 电容器。随着栅极端子电压升高，CGD 电容器的电压将略有下降。这个期间称为开通延时，因为器件的漏极电流和漏极电压保持不变。

栅极充电至阀值电平后，MOSFET 就能载流了。在第二个阶段中，栅极电平从VTH 升高到米勒平坦电平VGS,Miller。当电流与栅极电压成正比时，这是器件的线性工作区。在栅极侧，就像在第一阶段中那样，电流流入CGS 和CGD 电容器中，并且VGS 电压升高。在器件的输出端，漏极电流升高，同时漏源电压保持之前的电平(VDS,off)。可以通过查看图3 中的原理图来了解。在所有电流传输到MOSFET 中并且二极管完全关断能够阻止其PN 结上的反向电压之前，漏极电压必须保持输出电压电平。

进入开通过程第三阶段后，栅极已充电至足够电压(VGS,Miller)，可以承载完整的负载电流且整流器二极管关断。此时，允许漏极电压下降。当器件上的漏极电压下降时，栅源极电压保持稳定。这就是栅极电压波形中的米勒平坦区域。驱动器提供的所有栅极电流都被转移，从而对CGD 电容器充电，以便在漏源极端子上实现快速的电压变化。现在，器件的漏极电流受到外部电路（这是直流电流源）的限制，因此保持恒定。

开通过程的最后一步是通过施加更高的栅极驱动电压，充分增强MOSFET 的导通通道。VGS 的最终幅值决定了开通期间器件的最终导通电阻。所以，在第四阶段中，VGS 从VGS,Miller 上升至最终值VDRV。这通过对CGS 和CGD 电容器充电来实现，因此现在栅极电流在两个组件之间分流。当这些电容器充电时，漏极电流仍然保持恒定，而由于器件的导通电阻下降，漏源电压略有下降。

MOSFET 晶体管的关断过程说明基本上与上文所述的开通过程相反。开始时VGS 等VDRV，器件中的电流是由图3 中的IDC 表示的满负载电流。漏源电压由IDC 和MOSFET 的RDS(on) 定义。出于完整性考虑，图5 中显示了四个关断步骤。

第一个阶段是关断延迟，需要将CISS 电容从初始值放电至米勒平坦电平。在这段时间内，栅极电流由CISS电容器自己提供，并流经MOSFET 的CGS 和CGD 电容器。随着过驱电压降低，器件的漏极电压略有上升。

漏极的电流保持不变。在第二阶段，MOSFET 的漏源电压从ID⋅RDS(on) 上升至最终的VDS,off 电平，由整流器二极管根据图3 简化原理图钳位至输出电压。在此时间段内，与栅极电压波形中的米勒平坦区域对应，栅极电流完全是CGD 电容器的充电电流，因为栅源极电压是恒定的。此电流由功率级旁路电容器提供，并从漏极电流中减去。总漏极电流仍然等于负载电流，也就是图3 中由直流电流源表示的电感器电流。

第三阶段的开始用二极管开通表示，因此为负载电流提供了一个替代路径。栅极电压继续从VGS,Miller 下降至VTH。绝大部分栅极电流来自CGS 电容器，因为CGD 电容器实际上在前一个阶段中就已经充满电了。在此间隔结束时，MOSFET 处于线性工作状态，栅源极电压下降导致漏极电流减小并接近于零。同时，由于正向偏置整流器二极管的作用，漏极电压在VDS,off 时保持稳定。

关断过程的最后一步是对器件的输入电容完全放电。VGS 进一步下降，直至达到0V。与第三关断阶段类似，栅极电流的更大一部分由CGS 电容器提供。器件的漏极电流和漏极电压保持不变。

概括而言，得出的结论是，在四个阶段中，MOSFET 晶体管可在最高和最低阻抗状态（开通或关断）间切换。四个阶段的长度是寄生电容值、电容上所需的电压变化和可用的栅极驱动电流的函数。这就突显出正确的组件选择以及出色的栅极驱动设计对于高速高频开关应用非常重要。

遗憾的是，这些数字与特定测试条件和电阻负载相对应，因此难以比较不同制造商的产品。而且，在具有限定电感负载的实际应用中，开关性能与数据表中给出的数字有显著差异。

功率应用中MOSFET 晶体管的开关操作会导致某些不可避免的损耗，具体分为两类。

在这两种损耗机制中，比较简单的一种是器件的栅极驱动损耗。如前面所述，开通或关断MOSFET 需要对CISS 电容器充电或放电。当电容器上的电压发生变化时，就会转移一定数量的电荷。栅极电压在0V 和实际栅极驱动电压VDRV 之间变化所需的电荷数量由典型栅极电荷与栅源极电压曲线的对比来表征，如图6 中所示。

此图表提供了最坏情况下相对准确的栅极电荷估算，它是栅极驱动电压的函数。用于产生各个曲线的参数是器件的漏源极关断状态电压。VDS,off 会影响米勒电荷（即曲线平坦部分下面的区域），从而影响开关周期内所需的总栅极电荷。从图6 中获得总栅极电荷后，可根据公式9 计算栅极电荷损耗。 应注意的是，前面公式中的QG ⋅ fDRV 项给出了驱动栅极所需的平均偏置电流。

在栅极驱动电路中驱动MOSFET 晶体管栅极会产生功率损耗。返回图4 和图5，可以确定栅极驱动路径中串联欧姆阻抗的组合是耗能分量。在每个开关周期中，所需的栅极电荷应通过驱动器输出阻抗、外部栅极电阻器和内部栅极网状电阻。实际上，功率损耗与通过电阻器传输电荷的快慢无关。

使用图4 和图5 中的电阻器符号，驱动器功率损耗如公式10 中所示。 在上述公式中，栅极驱动电路由电阻输出阻抗表示，此假设对于基于MOS 的栅极驱动器是有效的。当栅极驱动电路中使用双极晶体管时，输出阻抗变为非线性，此时运用这些公式不能得出正确答案。可以假定，使用低阻值栅极电阻器(< 5Ω) 时，大多数栅极驱动损耗发生在驱动器中。如果RGATE 足够大，可将IG 限制在双极驱动器的输出电流能力以下，那么绝大部分栅极驱动功率损耗则发生在RGATE 中。

除了栅极驱动功率损耗，由于器件会在短时间内同时出现高电流和高电压，因此在传统感应中晶体管会累积开关损耗。为了尽可能降低开关损耗，必须尽量减少此阶段的持续时间。看看MOSFET 的开关流程，此条件限于开关操作中开关切换的间隔2 和间隔3。这些时间间隔对应于栅极电压介于VTH 和VGS,Miller 之间时器件的线性运行（这会导致器件的电流发生变化）以及漏极电压经历开关切换时的米勒平坦区域。

认识到这一点对于正确设计高速栅极驱动电路来说非常重要。它强调了这一事实：栅极驱动器的最重要特性是米勒平坦区域电压电平周围的拉-灌电流能力。峰值电流能力是通过在完整VDRV 下对器件的输出阻抗进行测量的，与MOSFET 的实际开关性能关系不大。真正决定器件开关时间的因素是当栅源极电压（即驱动器输出）约为5V（对于逻辑电平MOSFET 约为2.5V）时的栅极驱动电流能力。

可通过使用开关切换第2 阶段和第3 阶段中栅极驱动电流、漏极电流和漏极电压波形的简化线性近似，对MOSFET 开关损耗进行粗略估算。首先，必须分别确定第二和第三阶段的栅极驱动电流： 假定IG2 将器件的输入电容器从VTH 充电至VGS,Miller 并且IG3 是CRSS 电容器的放电电流，同时漏极电压从VDS,off 变为0V，则近似开关时间如下：漏极电压从VDS,off 变为0V，近似开关时间如公式12 中所示。 在t2 期间，漏极电压为VDS,off，电流从0A 上升为负载电流IL，而在t3 阶段内，漏极电压从VDS,off 降至接近0V。同样，可以使用波形的线性近似，按照公式13 所示估算各个阶段中的功率损耗分量。 总开关损耗是两个损耗分量之和，下面的公式14 列出了简单的表达式： 虽然开关切换很好理解，但几乎仍然无法计算准确的开关损耗。原因是在开关过程中，寄生电感分量的影响会极大地改变电流和电压波形以及开关时间。考虑到实际电路中不同源极电感和漏极电感的影响，我们用二阶微分方程来描述电路的实际波形。由于栅极阀值电压、MOSFET 电容值、驱动器输出阻抗等变量具有很大的容差，上述线性近似似乎是非常合理的折衷，可用于估算MOSFET 中的开关损耗。