对于电源电压，DDR SDRAM系统要求三个电源，分别为VDDQ、VTT和VREF。
主电源的要求是VDDQ=VDD，VDDQ是给IO buffer电源，VDD它是为核心供电的。但在一般使用中，它是VDDQ和VDD合成电源使用。
有些芯片也有特殊的VDDL，是给DLL供电，也和VDD使用相同的电源。
在设计电源时，需要考虑电压和电流是否符合要求。
供电顺序、供电时间、单调等。
电源电压的要求一般在±5%以内。电流应根据使用的不同芯片和芯片数量计算。DDR电流一般比较大，所以PCB在设计过程中，如果管脚上有一个完整的电源平面，则是最理想的状态，并在电源入口增加电容储能，每个管脚增加100个nF~10nF小电容滤波。
到了DDR5，电压从1.2V变到了1.1V，下降了8.3%，这是几代DDR自总线以来，比例下降最少。这表明电子技术的发展越来越难以设计低功耗。如此低的电压，其抗干扰设计将更加困难。对电源完整性和信号完整性的设计要求越来越严格。
参考电源Vref要求跟随VDDQ，并且Vref=VDDQ/2，因此可以使用电源芯片或电阻分压。由于Vref一般电流小，有几个mA~几十mA数量级，因此采用电阻分压的方式，即节约成本，布局灵活，放置离Vref管脚靠近，紧跟VDDQ因此，建议使用电压。应注意1000分压电阻Ω~10kΩ均可，需要1%精度的电阻。Vref参考电压的每根管脚需要加10nF电容滤波个分压电阻上并联一个电容器。
Vref这里的电流不大。通过分压，可以选择电阻值稍大的电阻。因此，需要靠近芯片，放置线路过长，受到其他大电流信号的干扰。
VDDQ是一种高电流电源DDR芯片的核心，I/O与存储器逻辑供电，Vref它在逻辑高电平(1)和逻辑低电平(0)之间提供了一个阈值，以适应低电流和精确的参考电压I/O电源电压的变化。通过提供适应电源电压的精确阈值，VREF实现了比固定阈值和终端和驱动正常变化情况下更大的噪声裕度。
VTT提高信号质量最常见的规格是0.49到0.51倍VDDQ，VTT将电源拉到匹配电阻上，VTT=VDDQ/2。
DDR根据拓扑结构的不同，有些设计不能使用VTT，如控制器带DDR当设备较少时。如果使用VTT，则VTT电流要求比较大，需要用铜皮铺线。并且VTT要求电源既能吸电流，又能灌电流。一般情况下可以专门使用DDR设计的产生VTT满足要求的电源芯片。大多数情况下，还采用上下拉电阻来实现吸电流和灌电流的功能，即戴维南电路。
蒋修国的信号完整性
，赞124
而且，每一个都拉VTT电阻旁边一般放10个nF~100nF电容，整个VTT电路上需要有uF储能采用级大电容。
由于VTT电源必须在 1/2 VDDQ提供和吸收电流，因此如果不允许电源通过分流吸收电流，则不能使用标准的开关电源。此外，由于连接VTT每条数据线都有较低的阻抗，因此电源必须非常稳定。该电源中的任何噪声都将直接进入数据线。
VTT 被用来从DDR控制器IC获取电压，为数据总线和地址总线提供电源，VTT不直接应用DDR器件上，而是在系统电源上（VTT和终端电阻集成 DDR CONTROLLER因此，不需要在电路图中额外标记。它的值通常设置大致等于VREF的值（在VREF上下0.04V随之浮动)VREF的变 化而变化。对于DDR1 SDRAM应用程序中的地址总线控制信号和数据总线信号都有端接电阻。无噪声或电压变化需要参考电压(VREF)，用作DDR SDRAM输入接收器，VREF也等于1/2 VDDQ。VREF变化会影响存储器的设置和维护时间。
为了符合DDR要求并保证最佳性能，VTT和VREF为了跟踪1/2 VDDQ。
对于实际电路VREF如下图所示：
电容器是去耦电容器。
以DDR2为例，当VOUT高电平时，VOUT＝1V8，VTT＝0V9.当电流B呈上升趋势时，VOUT为0，VTT＝0V9.电流a呈上升趋势；
一般DDR VTT的拓扑结构如下图所示：
其中VFB对于电压反馈端，SW电压输出端；
结合DDR拓扑图，当VOUT在较低的情况下，由于a方向的电流呈上升趋势，电感L会产生临时，以抑制电流变化，导致VTT在电感电流等于新电流之前，电压变小，上管导通补偿电流；
当VOUT高时，由于B方向的电流呈上升趋势，电感L会产生临时的反向电势来抑制电流变化，导致VTT地方的电源变大，导致地方的电源变大Vsense变大，上管关闭，下管导通，吸收电流；
在某些设计中使用DDR在颗粒的情况下，基本不使用VTT所有电源均采用电阻上下拉的戴维南电路(用上下拉电阻代替VTT电源)只在使用内存条时使用VTT电源。需要进行信号完整性仿真之后，确定上下拉电阻的阻值。这个阻值一般比较小，虽然降低了设计复杂度，但是增大了整个系统的功耗。
一般情况下，DDR数据线为一驱一拓扑结构，DDR2和DDR3内部都有ODT匹配，不需要拉VTT匹配可以获得更好的信号质量。DDR如果2的地址和控制信号线是多负载的，就会有驱多，内部没有ODT，其拓扑结构为T型结构，因此经常需要使用VTT匹配控制信号质量。DDR3可以采用Fly-by方式走线。
例如：VTT（0.6V）上拉电源作为地址线/控制线(共25根)，上拉电阻39.最大电流计算公式2欧姆：(0.6V/39.2）*25 = 0.38A。
最大电流就是所有信号同为高，或者同为低的时候，所有的信号线都是灌电流或者拉电流。如果有高有低，则会相互抵消，VTT输出电流没那么大。