计算机原理课程总结(部分)
总线接口单元(BIU)1.段地址寄存器(16位)CS、DS、ES、SS；2.指令指针寄存器IP(16位)；3.形成20个物理地址的加法器∑；4.指令队列(ISQ，5.和EU通信内部寄存器；6.总线控制逻辑。(二)执行单位(EU)1.算数逻辑单元ALU(16位)；2.数据寄存器(16位):AX、BX、CX、DX；3.地址指针寄存器(16位):BP、SP、SI、DI；4.FLAG(16位)：CF、OF、SF、ZF、PF、AF、TF、IF、DF；5.EU控制电路；6.数据暂存器(16位)。*SP只与SS配合使用，BP一般与SS配合使用。*BX通常用作基址指针寄存器DS配对使用*物理地址=段地址*10H 偏移地址(由BIU的∑形成)；*逻辑地址-段地址：偏移地址*记忆:段超2、8086引脚分类【数据总线、地址总线、控制总线等】1. 总线信号地址总线1AD0~AD15:地址数据复用总线(双向，2)A16/S3~A19/S6:引脚(输出，高电平有效。其中A19～A地址总线16位，S6～S三是状态信号。其中A19～A地址总线16位，S6～S三是状态信号。S6表示CPU与总线连接，S5指示当前中断允许标志IF的状态。S4,S代码组合用于指示目前正在使用的段寄存器。S4,S代码组合及相应段的寄存器。)；3)BHE/S7：高8位数据总线允许/状态复用引脚(输出，低电平有效，S7表示状态信号)；4)ALE：地址锁定允许信号(输出，高电平有效。ALE高电平时，AD15~AD0为地址信号，否则为空闲状态或数据信号)；2.中断控制1)INTR：可屏蔽中断响应(输入，高电平有效)INTA：中断响应信号(输出，低电平有效。当INTR允许请求时，其值等于0)；*CPU根据IF 决定是否响应的状态INTR，IF=1时响应，否则不响应。3)NMI：不要屏蔽中断响应(输入，高电平有效，CPU必须响应)。*中断：即CPU打断正在处理的信号，转而处理外设信号，然后继续从断点处理原始信号。3.总线控制1)HOLD：保持要求信号(输入，高电平有效。向CPU2)HLDA：保持响应信号(输出，高电平有效。当HOLD允许的请求值为1)。4.CPU控制1)READY：准备信号(输入，高电平有效。)2)TEST：测试信号(低电平有效。有效时CPU退出WAIT指令)；3)RESET：复位信号(输入，高电平有效。当RESET当信号有效时，CPU当前信号将停止，CS被置为FFFFH，所有其他寄存器均为零，复位后执行的第一个指令的地址为FFFF0H)；4)MN/MX：决定是最大模式(信号值为0)还是最小模式(信号值为1)。5.系统控制1)M/IO：存储器/输出输入控制信号(输出，高电通常表示当前信息为存储器地址信息；低电平表示当前信息I/O2)RD：读取信号(输出，低电平有效。表示CPU从存储器或I/O口读信息)；3)WR：写信号(输入，高电平有效。表示CPU正在向存储器或I/O口输出信息)DEN：数据允许信号(输出，低电平有效。其值为0AD0~AD15是数据信号，1是空闲状态。这个信号是不可能的ALE同时有效)；5)DT/R：数据收发信号(输出。高电平表示CPU信号正在发出，低电平则表示CPU接收信号)。6.其他其他1)CLK：时钟信号2)VCC,GND：电源及地。3.8086微处理器操作顺序1.时钟周期2.总线周期3.指令周期*重点(必须能读图):1)存储器读数周期2)最小模式I/O口读时序4.汇编语言搜索模式和指令系统(1)，数据搜索模式(此不介绍程序搜索模式)1.隐含搜索模式DAA2.立即寻址：MOV目的操作数，3.寄存器寻址：MOV目的操作数，寄存器名称；4.存储器搜索1)直接搜索MOV目的操作数，逻辑地址或偏移地址或变量名；2)寄存器间接寻址a.[基址寄存器 位移量或位移量[基址寄存器]；b.地址搜索：[变地寄存器]；c.[基址寄存器 变地寄存器] 或 [基址寄存器][变地寄存器]；d.相对[基址寄存器 变址寄存器 位移量]；e.如MOVSB、MOVSW指令；*基址：由BX或BP提供的偏移地址；地址变更：由SI或DI偏移地址。5.I/O端口搜址1)直接端口搜址:指令直接提供8位端口地址；2)间接端口搜址:由DX寄存器提供16位端口地址。5.I/O端口搜址1)直接端口搜址:指令直接提供8位端口地址；2)间接端口搜址:由DX寄存器提供16位端口地址。MOV DX, 162H IN AX, DX//将端口地址为DX数据传输AX(二)8086指令系统