文章目录
-
- 序言
- 模拟电路图完成
- 1、设计目的
- 2、设计要求
- 3、功能拓展
- 4、所用元件
- 5、实验原理
- 6.设计实验及原理
序言
电子钟,又称数显钟(数字显示钟),是利用数字电路技术实现时间和秒 与机械时钟相比,计时装置的直观性是其主要显著的特点,而且由于非机械动作, 使用寿命更长,比石英钟的石英机芯驱动更准确。 电子钟是将时、分、秒显示在人视器官上的计时装置。它的时间 周期为 24 显示满刻度为小时 23 时 59 分 59 秒具有校时功能和报时功能 因此,一个基本的数字钟电路主要由译码显示器、时、分和秒计数器组成 由时电路、报时电路和振荡器组成。 主电路系统由秒信号发生器、时、分、秒计数器、译码器和显示器组成 时间电路和整点报时电路组成。秒信号的生成和利用 NE555 多谐振荡器生产 生脉冲。将标准秒信号发送到秒计数器 60 进制计数器,每累 计 60 秒发出一个分脉冲信号,它将被用作分数器的时钟脉冲。 也采用数器 60 每累计进制计数器 60 分钟后,发出时脉冲信号 数字将被送到时计数器 24 制计时器可以实现一天 24 小 时间的积累。译码显示电路用七段显示时、分和秒计数器的输出状态 码器译码,最后通过七段数字管显示。根据计时系统进行整点报时电路 输出状态产生脉冲信号,然后触发蜂鸣器实现报告。
模拟电路图完成
(用手机看图片可能不清楚,建议用电脑看)
1、设计目的
(1)掌握数字时钟的设计方法 (2)掌握简单数字电路系统的设计方法,培养数字电路系统的设计能力 (3)提高数字电路系统的应用能力,如计数、译码、显示和调试
2、设计要求
使用基本数字电路制作小时电子钟,需要显示时分秒;并且可以实现校时 和校分的功能。
3、功能拓展
(1)根据影响电子钟走时精度的因素提出改进方案 (2)增加日期显示 (3)实现倒计时功能 (4)整点报时 (5)定时功能
4、所用元件
计数器(74LS190)——7 个 显示译码器(74LS248)——6 个 D 触发器——2 个 数字显示管-6 个 开关 ——若干个 与门——8 个 与非门——3 个 非门——5 个 四位开关-4 个 蜂鸣器——2 个 三级管(NPN)——3 个 电容、电阻-多个 NE555——1 个 二极管——1 个
5、实验原理
6.设计实验及原理
实际上,没有脉冲激励源,所以我们需要自己制作脉冲发生器(晶体) 振荡电路或多谐振荡电路)如图所示 NE555 多谐振荡电路通过电容器充放 电实现信号的升降,从而实现脉冲的升降。通过改变两个电阻和电阻 容量关系改变频率。计算公式和电路图如下:
60 进制秒计数器 CLK 连接振荡电路输出端,60 制分计数器 CLK 接 60 制秒计数器 RO,24 进制时计数器 CLK 接 60 进制分计数器的 RO, 当秒计数器显示 59 时进位,加分计数器 一、秒计数器显示 时计数器相似 (当时计数器显示 23 下一位进位,所有计数都在 0)。电路图如下:
当数字时钟与实际时间有偏差时,可以断开分钟、秒 CLK 之前的 开关,然后按下按钮来准确时间。电路图如下:
D 触发器的 CLK 当端接分为到时进位端时 60 当有进位信号时,这个 是 Q 反转为高点平,三极管导通,蜂鸣器响秒的个位计数器 E2、E0 输出端 与非接到 D 触发器的复位端(当秒计数为 5 秒时,D 触发器复位,Q 为 0, 三极管不导通,蜂鸣器停止响,实现准时报时,持续时间为 5 秒)。电路 图如下:
星期计数器 CLK 计数器的进位端,端接时的23 时 59 分 59 产生下一个 进位。电路图如下:
用四个比较器接收分时计数器的输出端,然后通过四个比较器 4 位开 定时输入(以 8421BCD 以代码的形式取数),一个开关接收 D 触发器 当四个比较器输出高电平时,复位端,再开关打开,CLK 为上升沿, Q 变为高电平,三极管导通蜂鸣器响,然后打开开关,D 触发器复位,Q 输出为低电平,三极管不导通,蜂鸣器停止响,实现打开和关闭 功能效果。电路图如下: