计算机组成原理实验总结报告k.doc
(16页)
本资源提供全文预览，点击全文预览即可进行全文预览，如果您喜欢下载文档，查找使用更方便哦！
19.90 积分
计算机组成原理实验报告实验 门电路一、 实验目的1.验证常用TTL集成门电路逻辑功能。2.掌握各种门电路的逻辑符号。3.掌握Quartus使用软件。4.了解集成电路的外引线排列及其使用方法。二、 电路集成逻辑门电路是最简单、最基本的数字集成元件。逻辑门可以通过适当的组合连接任何复杂的组合电路和时间电路。目前，与门、或门、非门、、或门、非门、与非门、或非门等。掌握逻辑门的工作原理，熟练灵活地使用逻辑门是数字技术人员必备的基本技能之一。TTL门电路TTL由于工作速度高、输出范围大、种类多、不易损坏，集成电路应用广泛。74系列用于后续实验TTL集成电路。其工作电压为5V±0.5V，逻辑高电平1时≥2.4V，低电平0时≤0.4V。图1(a)图1为2输入与门(7408)(b)图1为2输入或门(7432)(c)图12输入与非门(7400)(d)逻辑符号为反相器(7404)。 (a) 与门 Q=A?B (b) 或门 Q=A﹢B (c) 与非门 Q= A?B (d) 反相器 Q= A三、 实验内容和步骤TTL门电路逻辑功能验证1 首先建立项目(以后每个实验都要分别建立)。按图1在Quartus将相应的标准门电路转移到软件中，并分别设置输入端和输出端。2、 根据状态表1中的与栏输入新的波形文件A、B(0、1)信号，观察输出结果(发光二极管亮1，灭0)填入表1。3、 同样，验证或门7432、与非门7400、反相器7404的逻辑功能，并将结果填入表1。4、 Quartus模拟结果(功能防真)(a)与门： Q=A·B(b)或门 Q=A B(c)与非门 Q= A?B (d)非门 Q= A 表1 逻辑功能表输入输 出门或门与非门相反 B AQ=ABQ=A BQ=ABQ=A000011010110100111111100实验二 译码器一、 1.掌握译码器的工作原理和特点。2、熟悉常用译码器的逻辑功能和应用。二、 实验原理和电路所谓的翻译是翻译代码具体含义的过程，实现翻译操作的电路称为翻译器。三、 实验内容及步骤译码器实验译码器选用74138，引脚排列见附录。按图4接线，输入G1、G2AN、G2BN、C、B、A信号，观察LEDY0N～Y7N。使能信号G1、G2AN、G2BN当满足表3条件时，选择译码器。图4 实验原理图 Quartus仿真结果输 入输 出使能选择Y0Y1Y2Y3Y4Y5Y6Y7G1 G2AN G2BNC B A0 × ×× ××11111111× 1 × × ××11111111× × 1× ××111111111 0 00 0 0011111111 0 00 0 1101111111 0 00 1 0110111111 0 00 1 1111011111 0 01 0 0111101111 0 01 0 1111110111 0 01 1 0111111011 0 01 1 111111110表3实验三 触发器1.实验目的1 掌握触发器的两个基本性质――两种稳态和触发翻转。2、 掌握触发器的逻辑功能和触发方法。2、 掌握触发器的逻辑功能和触发方法。 根据时钟脉冲输入，实验原理和电路触发器可分为两类：一类是无时钟输入端的触发器，称为基本触发器；另一种有时钟脉冲输入端的触发器称为时钟触发器。三、 实验内容和步骤时钟触发器实验选用上升沿触发的7474双D功能触发器(引脚排列见附录)。按图7 接线，其中1D、1PRN、1CLRN3，1CP输出信号为1Q和1Q。图7 按以下步骤验证D触发器的功能：(1).置1PRN＝0，1CLRN＝1，则Q=0，按单次脉冲，Q与Q状态不变，改变1D，Q和Q保持不变。(2)置1CLRN＝0，1PRN＝1，则Q=1D，Q和Q状态不变。(3)置1CLRN＝1，1PRN＝1，若1D=1，按单次脉冲，Q＝1。若1D=0，按单次脉冲，Q＝0。(4)改变接线，Q和1D当脉冲上升时，按下单次脉冲，Q翻转，即Qn 1＝Qn。Quartus模拟结果(1)功能仿真(2)功能仿真时序仿真(3)功能仿真时序仿真(4)功能仿真时序仿真实验4 1.熟悉计数器电路及其工作原理。掌握常用的集成电路计数器及其应用方法。二、实验原理和电路所谓计数，是统计脉冲的数量，计数器是实现计数操作的时序逻辑电路。计数器应用广泛，不仅用于计数，还用于分频和定时。 图83.实验内容和步骤集成计数器74161的功能验证和应用(引脚排列见附录，功能表见表6)。接线见图8 ，按图8原理图。 接线检查后，接通电源，验证74161功能。 (1)清零： CLRN＝0，则输出Q0～Q3全为0，4个发光二极管LED全灭； (2)置数:设计数初始值(即D3、D2、D1、D0=1010)LDN＝0、CLRN＝1，CP设置上升沿，输出Q3、Q2、Q1、Q0=1010，即数据并行放入计数器。 (3)保持功能:放置CLRN＝LDN＝1，ENT＝0或ENP=0，此时计数器保持，CP设置上升沿功能，计数器输出Q0～Q3不变(输出状态不变)。 (4)计数:置CLRN＝LDN＝1，ENT＝ENP=1，74161处于计数器状态。这时，此时CP设置上升沿作用，输出Q3、Q2、Q1、Q0显示16进制计数状态，即从0000→0001→…当计数达到1111时，111进行顺序计数Co＝1。表6 74161功能表Quartus模拟结果实验5 CPU1.熟悉实验目的CPU2.模拟各部件的单独功能和组合功能2。实验原理和电路主要部件ALU，存储器，PC，寄存器。三、实验内容及步骤ALU：(1) 设定G1,G2,G3,G可以输入数据ALU(2) 将01存入a(3) 将02存入b(4) 将c置一，输出加法结果(5) 设定G1,G2,G3,G4使ALU输出到显示器有问题：输出结果时钟状态可能会导致结果延迟半时钟周期存储器：（1） 设定G1,G2,G3,G将数据输入总线(2) 输入地址并锁定(3) 输入值解锁存储数据(4) 重复2，3步存储多个数据(5) 输入地址(6) 设定G1,G2,G3,G由于存在问题，存储器可以输出到显示器：LPM_RAM_DQ内部结构问题，输出时会有延迟PC：(1) 将CLRN置0清空PC值(2) 设定G1,G2,G3,G将数据输入总线(3) 输入初始值(4) 设定G1,G2,G3,G4使PC可输出到总线(5) 将LDN设置1开始计数寄存器G1,G2,G3,G将数据输入总线(2)WA置1，WB设置0并输入数据(3)WA置0，WB设置1并输入数据(4)G1,G2,G3,G将数据输入总线(5)RA置1，RB置0读出A(6)将RA置0，RA置1读出B组合： 完成从寄存器取数加法的过程(1) 两个数据(2)通过寄存器存储 设定G1,G2,G3,G将寄存器输出数据输出到总线(3) 使用ALU读取寄存器中的两个数字并相加(4) 设定G1,G2,G3,G4使ALU输出数据到总线(5) 存储结果到寄存器(6) 设定G1,G2,G3,G将寄存器输出到总线 关键词： 组成 实验 总结报告 原理 归纳 计算机
天文库的所有资源由用户上传共享，仅供网民学习和交流。未经上传用户书面授权，请勿使用。