简介
PHY6252是一款支持BLE 5.系统级芯片2功能(SoC),配备32位高性能低功耗处理器的高性能多模射频收发机,提供64台K retention SRAM、可选512/256K Flash、96KB ROM以及256bit efuse,支持基于BLE安全架构、应用及OTA在线升级。此外,芯片串行外设IO集成应用程序IP用户也可以最小化BOM开发自己的产品成本。 高性能多模射频收发机:通过硬件模块的充分复用,以最低成本实现多模数字收发机。发射机最大发射功率达到100dBm;BLE 1Mbps接收机灵敏度达到-99dBm,链路射频预算109dB@1Mbps;0dBm时收发功耗8.6/8mA(TX/RX)。此外,创新了无需调制系数估计的相关解调(Coherent Demodulation),提供3dB解调增益提高了通信距离和抗干扰能力。 低功耗芯片设计:采用高效电源管理、低功耗射频前端、低功耗时钟生成架构、振荡器快速启动技术等电路技术,实现低峰功耗、低平均功耗、低休眠功耗,确保设备在供电场景中的低功耗性能。 低BOM成本:PHY6252集成度超高,最小系统只有16个MHz晶体振动和常规电容,无需额外的射频器件和功率电感,大大降低了整体材料成本。
PHY6252特性
存储器:
- 512/256KB SPI NOR闪存;
- 64KB SRAM 数据保持在睡眠模式下;
- 具有8KB缓存RAM缓存4路指令;
- 96K ROM;
- 256Bit efuse;
11个通用IO引脚:
- 关闭/休眠模式GPIO状态保留;
- 所有引脚均可设置串行接口和可编辑接口IO MUX函数映射;
- 所有引脚都可以设置为唤醒状态;
- 所有引脚都能触发中断;
- 3个QDEC解码器;
- 6通道PWM;
- 2通道PDM/IIC/SPI/UART;
支持DMIC/AMIC麦克风功能; 支持低噪声PGA 5通道12位ADC; 6位24位钟,1个监控时钟; 支持RTC; 电源,时钟,复位控制
宽电源管理:
- 供电电压范围:1.8V至3.6V
- 电池检测功能
功耗管理:
- 0.3μA @ 关闭模式(支持)IO唤醒)
- 1μA @ 睡眠模式(32KHz RTC);
- 4uA @ 睡眠模式(32KHz RTC和所有SRAM保持);
- 接收电流:8mA @3.3V供电
- 发射电流:8.6mA@0dBm @3.3V供电
- MCU: <90uA/MHz
高速数据吞吐量:
- 支持BLE 2Mbps协议
- 支持数据长度扩展功能;
- 最高数据吞吐量1.6Mbps(DLE 2Mbps) 支持BLE 5.1 ◇ ;
支持SIG-MESH多种特性:
- Friend 节点
- Low power 节点
- Proxy 节点
- Relay 节点
2.4G射频性能:
- 支持BT5.0
- 接收灵敏度: -97dBm@BLE 1Mbps data rate -103dBm@BLE 125Kbps data rate
- 发射功率 10dBm -20 to 10dBm 3dB步进
- 单端天线:无线射频匹配RX/TX切换电路
工作温度:-40℃~ 85℃ 尺寸封装:SSOP24 (8.65x3.9 mm)
PHY6252结构框图
使用开发板的注意事项
- 开发板上电前请确认 VDD/UART TXD/UART RXD 跳帽在位。
- TM 拨码开关拨到 GND,复位开发板,进入工作模式。
- TM 拨码开关拨到 VDD,同时需要确认 P24 和 P25 低电平状态(默认为低电平) 平),复位开发板,进入烧录模式。