数字电路前置知识
一、前言
写这篇文章的原因是这是我大一时最大的恶魔,因为学校没有开设这门课程。我自己找书。我觉得很难自学。在线课程也是作为一种预先知识,还有一些物理和化学原理的描述。所以我在大一的业余时间和这门学科打架。当然,结果是我最终还是不会。我甚至尝试了单片机,但我觉得我学得不够透彻。
我很幸运得到了华中科技大学课程组康华光先生写的电子技术基础。这本书写得很清楚。如果我得到了宝藏,我仍然受到我自己知识的限制。我不能只读一遍就知道它的意思。然而,为了考虑后续的学习,让我们暂时记住我所学的知识,因为这只是预览,所以可能有一些知识。
这篇文章有两个目的,第一个是,第二个是,因此,定性主观描述会更多,定量客观的东西会更少,这也是本文的最后缺陷。
二、开关电路和门电路
2.1 联系
开关电路是电子系统的组成部分被称为开关电路,因为它是最基本的组成部分,无论是还是,都是充当是的,是跟随类似的东西。
为什么开关可以组成等待基本逻辑单元,这里强调一个,在讲实现时,就是用来描述,这让我总觉得开关和输出一套电路实际上是驱动开关的错误想法,另一个电路驱动输出,也就是说,一个非门有,这就是为什么开关可以形成门电路的根本原因。因为它不是一个电路,它可以反转电压,但它不是电压,但放弃了低压电路,高压电路。门电路也应遵守。
2.2 门电路分类
根据制造门电路晶体管不同的电路可以分类,如由构成的,,,由和
对于MOS管,分为
2.3 CMOS电路举例
2.3.1 反相器(inverter)
2.3.2 传输门
2.3.3 其他门电路
MOS管道可直接结构
2.4 输入输出结构
2.4.1 保护和缓冲电路
使用前输入电路
当逻辑门电路的输入端数量不同或负载门数量不同时,其输入和输出特性也不同,这将给电路设计带来麻烦,并要求输出端具有一定的驱动能力。CMOS反相器常用作逻辑门的输入和输出缓冲电路。因为这些缓冲电路有
2.4.2 漏级开路门
漏级开路门(open drain,OD)。在工程实践中,有时需要并联实现两门的输出端
OD具体原理可能是搭配
2.4.3 三态输出门
利用OD虽然门可以实现线与线的功能,但外部电阻的选择受到一定程度的限制,从而影响工作速度。人们开发了另一种
三态输出门有三个引脚,输入,输出,使能
三态输出门主要用于总线传输,如计算机或微处理器系统,多个门电路都并联到总线上。任何时刻只有一个门电路使能端有效,而其他电路处于高阻态,这样就可以按一定顺序将各个门电路的输出信号分时送到总线上。
2.4.5 两种电压
V c c V_{cc} Vcc 是指
V d d V_{dd} Vdd 是指
三、组合电路
3.1 组合电路和时序电路
对于一个逻辑电路,其输出状态在任何时刻只取决于同一时刻的输入状态,而与电路原来的状态无关,这种电路被定义为
对于一个逻辑电路,再任一时刻的输出信号不仅与当时的输入信号有关,而且与电路的原状态有关,这样的电路被定义为
3.2 竞争-冒险
由于不同路径上门的级数不同,信号经过不同的路径传输的时间不同,或者门的级数相同,而各个门的延迟时间的差异,也会造成传输时间的不同。
由于上述原因,一个逻辑门的两个输入端的信号同时向相反的方向变化,而变化的时间有差异的表现,称为
3.3 经典组合电路
3.3.1 编码器
用一个二进制代码表示特定含义的信息称为编码。具有编码功能的逻辑电路称为
3.3.2 译码器
功能是将具有特定含义的二进制码转换为对应的输出信号。译码器可分为两种,一种是将一系列代码转成与之一一对应的有效信号,这种译码器可称为
3.3.3 数据分配器
数据分配是将公共数据线上的数据根据需要送到不同的通路上,实现数据分配功能的逻辑电路称为数据分配器,他的作用相当于多个
数据分配器用途较多,它可以将一台PC机与多台外部设备连接,使计算机的数据分送到外部设备中。还可以与计数器组合成脉冲分配器。
3.3.4 数据选择器
数据选择器(
组成
数据选择器是构成
3.3.5 数值比较器
首先我们需要了解
3.3.6 算数运算电路
3.3.6.1 半加器与全加器
如果只考虑两个加数本身,而没有考虑
全加器能进行被加数、加数和来自低位的进位信号的相加,也就是说,他比半加器多一个输入端。
3.3.6.2 多位数加法器
多位数加法器分为
3.3.6.3 减法器
我们先来解释补码的第一次应用,就是在
但是这并不能解释为啥有符号数的储存要用
3.4 可编程逻辑器件
按照PLD的结构体系可以进行分类,可分为
因为
通过这几天的体验,给我感觉
四、时序电路
4.1 前言
时序电路的标志就是
如果说组合电路的数学原理是
4.2 锁存器
4.2.1 SR 锁存器
S 是 set 的意思,R 是 reset 的意思,输出端是 Q,据说是因为原本要用 O ,即 output,但是与 0 难以区分,所以改为了 Q。
当 S,R 均为 0 的时候,实现的是
SR 锁存器可用于机械键盘消抖。
4.2.2 D 锁存器
据说取名为 D 是 Data 之意,D 锁存器具有两个输入端,一个是 D ,另一个是 E。只有当 E 为 1 的时候,输出只与 D 有关,当 E 为 0 的时候,取
D 锁存器分为
4.3 触发器(FF,flip-flop)
4.3.1 主从 D 触发器
由两个 D 锁存器串联形成,为什么这样就可以达到
D 锁存器的使能端 E 分别被连在时钟信号上,而且是相反连接的,也就是说,当第一个锁存器(主锁存器)是可以更改的时候,第二个锁存器(从锁存器)是不可以更改的,当第二个锁存器是可以更改的时候,第一个锁存器是不可以更改的。当主锁存器由可更改的变为不可更改的时刻,刚好从锁存器由不可更改变为可更改,所以从锁存器会变为主锁存器最后一刻的那个数据,而因为此后主锁存器不可更改,所以即使从锁存器可以更改,也没有发生实质性的更改。也就是说,主锁存器负责数据的变化,从锁存器负责将数据传导下去。
4.3.2 JK 触发器
用 D 触发器可以构造 JK 触发器,还可以利用
JK触发器是功能强大的触发器,当时钟边沿的时候,可以实现
4.3.3 T 触发器
T 是因为 toggle切换之意, T 触发器是一个只有两个输入端的触发器,当 T 为 1 的时候,时钟信号每来一次,状态就翻转一次,当 T 为 0 的时候,就不进行翻转。
T ′ T^\prime T′ 触发器就是 T 端恒为高电平的 T 触发器。
4.4 基本结构
时序电路由
为描述时序电路,我们需要三个基本的方程组,分别为
时序电路是
4.5 典型时序电路
4.5.1 寄存器
寄存器是数字系统中用来存储二进制数据的逻辑部件。一个触发器可存储 1 位二进制数据,也就是说,寄存器是
不用
对于算数移位,
4.5.2 计数器
五、半导体存储器
5.1 只读存储器(ROM)
5.1.1 实现结构
ROM是一种永久性数据存储器,其中的数据一般由专门的装置写入,数据一旦写入,不能随意改写,在切断电源以后,数据也不会消失。
ROM是由二极管或者三极管组成的,电路实现很是简单。通常存储单元排列成矩阵,并按一定位数进行排组(就是一维数组组成二维数组),每次读出
为了区别不同的字,给每个字赋予一个编号,称为
5.1.2 分类
5.1.2.1 固定ROM
5.1.2.2 可编程ROM
可编程ROM(PROM)又分为
5.2 随机存取存储器(RAM)
5.2.1 总论
RAM最大的优点是可以
5.2.2 静态RAM
5.2.3 动态RAM
动态RAM(DRAM)利用
DRAM保留数据的时间很短,速度也比SRAM慢,不过它还是比任何的ROM都要快,但从价格上来说DRAM相比SRAM要便宜很多,计算机内存就是DRAM的。RAM价格相比ROM和FLASH要高。
5.3 关系(存疑)
ROM属于
早期,乃至现在,我们的主要存储介质都是
硬盘分为两种,一种是