ADC信号调理最根本的原则是信号调理引起的噪声和误差ADC的1个LSB其中。按照这个原则，可以选择合适的运输指标。至于多路，ADC同步问题一般在高速公路上ADC的数据手册中都会有一章来介绍多片同步问题，可以看相关数据手册中的介绍。
一般ADC都有信噪比SNR或者信纳比SINAD这个参数，SINAD=6.02*有效位数 1.76.您可以根据此公式确定所选择ADC能否满足要求。
一般来讲，ADC的offset和gain error校准会更容易。只要外接0V和full scale采样，然后得到校准系数。此外，如果需要温度补偿，通常需要添加温度传感器，然后通过检查表来补偿。
ADC和DAC属于模拟数字混合器件，布线布局最重要的是注意模拟和数字处理的分离。对于高采样率的设备，建议使用一块土地。对于低采样率的设备，建议模拟数字分离，最后连接到芯片下方。
其它布局布线规格与其它设备相同。
以峰值分辨率和有效值分辨率表示低速模数转换器的精度。ADI一些Sigma-delta ADC的芯片资料里都会列出不同情况下的有效值分辨率指标。高速模数转换器的精度可用SNR，SNOB也可以在数据手册中找到这些指标。
但一般ADC指标中不会有噪声系数(NF)的指标。
？ 可选择电阻小的开关，如ADG14系列。如果开关是通道切换，只需在后面添加一个运输跟踪。如果是量程切换**，只能选择电阻小的开关，注意开关的平整度和温度漂移参数。如果系统精度要求很高，则只能进行软件校正或可编程放大器AD8250/1/3等。
频率为25Hz，在增益为1的情况下，看数据手测Table II有效值分辨率为21.5bit,实际峰值分辨率为21.5-2.7=18.8bit，也就是说，如果有5bit跳码正常。
如果传感器输出是共模干扰，则需要添加仪器AD8221/0等过滤。如果是差模干扰，可以用滤波器过滤。
没有16bit和16通道的ADC，可选两片AD7689，16bit 8通道。或者选择16:1ADG1206.注意导通电阻、注入电荷、导通时间等。
是的；读取数据时，只需读取8bit即可。
一般抗混叠滤波器是指ADC前端滤波器，而sigma-delta ADC一些陷波器将集成在内部，实现工频50Hz和60Hz陷波的总好处是ADC抗噪性能更好。
布线时可考虑在相邻通道之间加地屏蔽。
1)ADI产品种类繁多，根据详细的指标要求，找到相应的符合要求的设备(筛选数据手册)。
2)ADC的量化噪声是固有的，没办法消除。
3)ADC的电源对测量精度有直接的影响。所以要选择高精度低噪声的电源信号，且在布线的时候也要注意避免干扰。
4)一般手册会分别给出zero error，gain error等等，不知道具体问哪一个，或者可以举一个具体型号的例子。(具体设备给出)
5)这应该是DAC一般来说，我们不关心内部电阻或电流源的绝对值，只关心它们之间的比例。目前的过程可以很好地保证这一点。
6)一般来说，可以用0欧姆电阻连接。
ADC内部的PGA增长越大，本身PGA此外，噪音会增加ADC输入噪声越大。ADC内部增益越大，分辨率越小。
如果ADC有PSRR该指标可用于计算电源纹波对ADC影响。如果没有，一般的基准源都有这个指标，你可以使用基准源PSRR去算对ADC采样的影响。
高速ADC会考虑这些问题。尤其是对LVDS接口的ADC，尽量保证一对信号的布线等长等距，并放置端接电阻。这方面的布局布线最好参考评估板。
DAC最大速度可达2.5GHZ,它是AD9739电流输出型，不会影响稳定性。
高精度ADC，一般来说，会给出一个有效的分辨率参数，即设备可以达到不跳码的位数。此外，在设计中还考虑了电源、电压噪声和ADC前端调节电路引入的噪声。这些噪声需要控制ADC的1个LSB之内。
事实上，对于高速ADC在使用之前，应添加高精度的基准信号ADC采样，再做FFT分析来评估SNR。低精度ADC以上方法可参考我们的应用笔记AN-835。【】
举个简单的例子，如果压摆率不够，实际输出跟不上输入信号的变化，这样信号的处理就会失真。
高精度的ADC，比如16位以上ADC，不建议使用开关电源供电。
在高速ADC在场合，一般对电源的纹波和噪声有较高的要求。开关电源效率高，但纹波和噪声大，会影响系统的精度。高速场合SNR，SFDR要求比较高，所以选择LDO会比较好。
阻抗匹配只能在高速时考虑。
有可能。这取决于你ADC的位数和PSRR这个参数。如果位数低于10bit，低噪音的电源只能是10bit精度。但是16bit如果使用噪音大的电源，系统的精度将达不到16bit。
根据实际应用应用程序。理想情况下，截止频率等于有效输入信号，滚下特性无限陡峭，但实际上没有这样的滤波器，越接近理想情况，成本越高。
加滤波器抑制，或对采样结果进行数字滤波。
注意参考和电源和电源的质量layout防止噪声引入。
取决于ECG信号链。如果信号链是AC隔离，这样信号就可以放大，比如放大1000倍。ADC的选取12位16位。如果信号链为**DC隔离**，这样，信号就不能放大太多，一般增益为10ADC必须选择较大的位数，18位24位。
ECG产品将有相应的标准，即ECG产品最小能分辨多小的信号，ADC选择也与此有关。
数模转换器不会被淘汰，因为数字信号最终会转移到人们能够识别的模拟信号。
选择合适的设备，DC-DC能够在85度工作的关键是选择合适的设备和设计，使系统的温升达到其标定的水平围，如加风扇或者散热片，多个器件并联提高电源效率等。
这种情况要用示波器监测输入信号，看输入端是否真的发生跳变了，如果没有请仔细检查ADUC841的数据读取程序。
一般来讲，根据计算公式，Vin/Vref=code/2^N. N为ADC的位数，Vin为输入电压，Vref为参考电压。如果是有负电压，需要考虑输出码字的类型，比如二进制补码等等。绝大多数ADC的数据手册中都会给出一个图来说明这个问题。（与位数有关，直流数大小有关）
建议参考芯片的评估板来做Layout设计。
尽量减少输入噪音(可以差分输入的ADC)，减小电源噪音。设计合适的滤波器等。
基准芯片资料中会有相关温度对基准影响的温度系数指标，一般为几个ppm/°C。一般ADC芯片资料没有参考电压随温度变化对ADC性能影响的测试参数。
实际中是加一个高精度的基准源，而后用ADC采样，再做FFT分析，具体请见AN-835上面的介绍。
加入LC滤波，合理的layout如模拟地数字地分开。如果还不行，只能加低噪声的LDO。
一般情况下都是做线性校正的，如果校正后还不能满足要求，那建议采用分段校正的方法。
和单端的输入相比，外围的电路相对复杂一些。
？ 选型；功能；引脚；封装；典型应用；寄存器等。
采样率由待处理信号的频率决定。存储器带宽由采样率和处理器能力来决定。
取决于应用，理想情况下就是只让有效带宽内的信号通过，但滤波器设计很难达到理想情况，所以要折衷考虑。
主要是要看所需要转换的视频信号格式，需不需要做色彩空间转换。是普通的并口接口还是HDMI的接口。
这是由ADC的内部参数决定的，具体要看不同型号的数据手册。
对一个特定的ADC来说，它的Offset误差和Gain误差基本是一定的。但是Offset误差和Gain误差是可以通过软件校正消除的。
要先确定错误代码是ADC输出错误还是MCU读取错误。如果是前者，那得看系统的设计是否合理，布局布线是否合理。（找出错误在哪！）
ADC的模拟地通过一点接入开关电源输出滤波电容的地会减小电源纹波对ADC的影响。
指的是电源电压抑制比。
导致这个问题的原因有很多种：输入信号源的范围，参考电压源的值，噪音的影响等等。
因为采样不是理想，而是无限逼近的概念。
这两个指标都比较重要
尽量将模拟地和数字地分开，为了避免相互的干扰。但是在高速的ADC应用中，数字和模拟要求共地。
串行接口的ADC一般转换速度比较低，在10M以下，但是封装，读取会比较方便。你可以先看看你需要的位数，以低于10M的速度能不能满足你的要求。另外关键是MCU和ADC的接口，是使用模拟的SPI还是MCU的标准SPI接口。
不需要做补偿。ADC中内部已经做了相关的补偿。
ADC需要接在系统的模拟部分。
FPBW与芯片的Slew Rate有关，当要把信号放大时，如果Slew Rate跟不上，输出信号就会失真。FPBW = SlewRate/2piVp，Vp为输出信号的电压。
可以考虑在RC滤波后加一级运放做buffer.
ADC转换会受到Noise的影响，如果ADC转换的结果与理论值大概相等，那么可以通过在同一个输入电压上读多次转换结果，将转换结果平均来得到更为准确的值。
一般来讲，ADC前端需要加一个滤波，滤掉把有用带宽以外的噪声。
考虑ADC前端的抗混叠滤波器的设计，阻抗匹配，输入输出的阻抗。
使用内部参考电压，由于参考电压在ADC转换时会sink/source电流，这会影响ADC的电源电压，进而影响ADC的SNR。一般系统精度要求很高的场合常使用外部参考。
14bit的ADC最高为150MSPS。
DNL不连续会导致丢码，这个问题没有办法在外部做补偿，这是ADC本身的特性。ADI的ADC都是保证没有丢码的问题存在的。
你可以加LDO或者LC滤波器减小电源纹波和噪声。一般ADC的PSRR会比较高，位数低的ADC如10bit对电源要求不高，但高位数的ADC如16bit对开关电源要求比较高。开关电源频率选择和功率，效率有关。普通的开关频率一般选择为100KHz-300KHz。
采用多个ADC芯片效果会更好。因为单芯片多通道的芯片，通道之间会有干扰。
对于高频的要用高精度的基准源，高精度的可以将输入端短路来测试ADC本身上的噪声特性。
会有好处。你可以选择低噪声的LDO。
一般来讲ADC不需要考虑这个，而是在电源端考虑电磁干扰抑制。如果用到高速的数字器件或者时钟的话，可以考虑加一个屏蔽罩。
陷波器就是将某一频率下的干扰做足够的衰减，可以理解为带阻滤波器，而抗混叠滤波器可以理解为低通滤波器。
混叠是由于采样率<2倍的信号频率是产生的，这是会使得滤波器的设计变得困难，从而噪声的滤除变得困难，SNR也会受到影响。
这要看你开关电源的EMC处理情况，如果开关电源EMC/I处理不好，系统就有EMI/C问题。由LDO向ADC供电改为使用开关电源向ADC供电可能会影响ADC的精度。
直接单端测量就可以。
对于用户端来说，都是用CPU控制ADC的通信接口，这并不复杂。
布局布线的时候要尽量考虑信号线的回流路径，使得回路面积尽量小。
如果输入信号本身的噪声只要12位，而且无法通过处理来降低噪声，那么就不要使用16bit的ADC。
最好是有一层电源平面，就近将AVCC接到电源上，注意电容的分布。新设计建议使用AD7656-1，与AD7656相比，-1电源引脚上需要的电容较少。
AD8628、AD8638
数字电源可以通过一个磁珠后从模拟电源引出。如果允许，尽量使用分离的电源芯片为模拟和数字电源供电。
可以用单电源供电，但要注意AD620的Reference需要接到0.5的电源电压处。
只能通过提高采样率或滤波。
对于高精度的应用，可以把输入端短路来测输出，如果干扰依然不变，就应该是电源和参考等引起的。
相同的是加入去耦电容来消除干扰。layout可能有些不同，高速ADC一般采样地平面，就近接地，低速一般是数字地模拟地分开，单点接地。
参考：http://www.elecfans.com/d/607444.html ———————————————— 版权声明：本文为CSDN博主「三三两两点滴积累」的原创文章，遵循CC 4.0 BY-SA版权协议，转载请附上原文出处链接及本声明。 原文链接：https://blog.csdn.net/weixin_45708639/article/details/108024862