PCB布局技巧大汇总
PCB总结布局技巧_VX13260562029的博客-CSDN博客
PCB又称印刷电路板(Printed Circuit Board)，它可以实现电子元件之间的线路连接和功能，也是电源电路设计的重要组成部分。今天将介绍这篇文章PCB板布局布线的基本规则。
一、元件布局基本规则
根据电路模块布局，实现相同功能的相关电路称为模块。电路模块中的元件应采用就近集中的原则，数字电路与模拟电路分开； 2.定位孔、标准孔等非安装孔周围1.27mm 元、器件、螺钉等安装孔周围3周围不得粘贴.5mm(对于M2.5)、4mm(对于M3)不得在内部安装元件；
避免在卧装电阻、电感(插件)、电解电容等元件下方布孔，避免波峰焊后过孔与元件外壳短路；
元器件外侧板边的距离为5mm;
贴装元件焊盘与相邻插装元件的外侧距离大于2mm;
金属外壳部件和金属部件（屏蔽盒等）不能与其他部件接触，不能靠近印刷线和焊盘，间距应大于2mm。板内其他方孔的定位孔、紧固件安装孔、椭圆孔和外侧尺寸大于3mm;
加热元件不能靠近导线和热敏元件；高热元件应均衡分布；
电源插座应尽可能布置在印刷板周围，电源插座及其连接的汇流条端应布置在同一侧。特别注意不要在连接器之间布置电源插座和其他焊接连接器，以促进这些插座和连接器的焊接和电源电缆的设计和接线。电源插座和焊接连接器的布置间距应考虑方便电源插头的插入；
其它部件的布置： 所有IC元件单侧对齐，极性元件极性标记清晰，同一印刷板上的极性标记不得超过两个方向，两个方向相互垂直；
10.板面布线应适当密封。当密封差过大时，应填充网状铜箔，网格大于8mil(或0.2mm);
11.贴片焊盘上不得有通孔，以免因焊膏流失造成零件虚焊。重要信号线不得穿过插座脚；
12.贴片单边对齐，字符方向一致，包装方向一致；
13.具有极性的装置应尽可能在同一板上标记极性。
二、元件布线规则
1.绘制布线区域距离PCB板边≤1mm在安装孔周围区域和1mm内，禁止布线;
2.电源线尽量宽，不得小于18mil;信号线宽不应小于12mil;cpu入出线不低于10mil(或8mil);线间距不小于10mil;
3.正常过孔不少于30mil;
4.双列直插:焊盘60mil，孔径40mil;
1/4W电阻：51*55mil(0805表贴)mil，孔径42mil;
无极电容：51*55mil(0805表贴)；直插时焊盘500mil，孔径28mil;
5.请注意，电源线和地线应尽可能放射，信号线不应回环。
三、如何提高抗干扰能力和电磁兼容性？
如何提高带处理器电子产品的抗干扰性和电磁兼容性？
1.以下系统应特别注意抗电磁干扰：
(1) 系统时钟频率特别高，总线周期特别快。
(2) 系统含有大功率，大电流驱动电路，如产生火花的继电器，大电流开关等。
(3) 微弱模拟信号电路和高精度A/D改变电路系统。
2、采取以下措施提高系统的抗电磁干扰能力：
选择外时钟频率低的微控制器可以有效降低噪声，提高系统的抗干扰能力。方波和正弦波的高频成分远远超过正弦波。虽然方波的高频成分的波幅小于比基波，但频率越高，越容易发射成噪声源，微控制器产生的最有影响力的高频噪声约为时钟频率的3倍。
微控制器主要采用高速控制器CMOS技术制造。信号输入端静态输入电流为1mA输入电容10左右PF左右输入阻抗相当高，高速CMOS电路的输出端具有相当大的负载能力，即相当大的输出值，门的输出端通过长期输入阻抗相当高，反射问题非常严重，会导致信号畸变，增加系统噪声。当Tpd》Tr在传输线中，必须考虑信号反射、阻抗匹配等问题。
印刷板上信号的延迟时间与导线的特性阻抗有关，即印刷板材料的介电常数有关。可以粗略地认为，印刷板导线中信号的传输速度约为光速的1/3至1/2。逻辑电话元件常用于由微控制器组成的系统Tr(标准延迟时间)3-18ns之间。
在印刷电路板上，信号通过7W电阻和一段25cm长线延迟时间约为4~20ns之间。也就是说，信号在印刷线路上的引线越短越好，最长不宜超过25cm。而且过孔数量要尽量少，最好不要超过2个。
当信号上升时间快于信号延迟时间时，应按快速电子处理。此时，应考虑传输线路的阻抗匹配。应避免印刷电路板上集成块之间的信号传输Td》Trd印刷线路板越大，系统速度越快。
印刷电路板设计的规则总结如下：
在印刷板上传输信号的延迟时间不得大于所用设备的标称延迟时间。
A上升时间为Tr阶跃信号通过引线AB传向B端。信号在AB在线延迟时间为Td。在D点，信号反射和到达B点后，由于A点信号的向前传输AB线的延迟，Td时间过后，一个宽度会被感应到Tr页脉冲信号。在C点，由于AB上信号的传输和反射感应到信号的宽度AB在线延迟时间的两倍，即2倍Td正脉冲信号。这是信号间的交叉干扰。干扰信号和C点信号的强度di/at与线间距离有关。当两条信号线不长时，AB实际上是两个脉冲的迭加。
CMOS工艺制造的微控制由输入阻抗高、噪声高、噪声容量高组成。数字电路迭加100~200mv如图所示，噪音不会影响其工作。AB线是一个模拟信号，这种干扰变得难以忍受。例如，印刷电路板为四层板，其中一层为大面积地面或双面板。当信号线的反面为大面积地面时，信号之间的交叉干扰会变小。
原因是信号线的特性阻抗大面积降低，D端信号的反射大大降低。与信号线到地间介质的介电常数平方成反比，与介质厚度的自然对数成正比。若AB线是模拟信号，避免数字电路信号线CD对AB的干扰，AB线下要有大面积的土地，AB线到CD线的距离大于AB线与地之间的距离2~3倍。局部屏蔽地局部屏蔽一侧引线左右两侧布置地线。
电源不仅为系统提供能源，还将其噪声添加到电源中。电路中微控制器的复位线、中断线和其他控制线最容易受到外部噪声的干扰。电网上的强干扰通过电源进入电路。即使是电池供电系统，电池本身也有高频噪声。模拟电路中的模拟信号无法承受电源的干扰。
在高频情况下，印刷电路板上的引线、穿孔、电阻、电容器和连接器的分布电感和电容器不容忽视。电容器的分布电感不容忽视，电感器的分布电容也不容忽视。当长度大于噪声频率相应波长的1/20时，电阻会反射高频信号，引线的分布电容会起作用。
印刷电路板的过孔约为0.6pf的电容。
集成电路本身的包装材料介绍2~6pf电容。
线路板上的连接器有520个nH分布电感。24引脚集成电路扦插座双排直扦，引入4~18nH分布电感。
这些小分布参数可以忽略频率的微控制器系统中可以忽略不计；必须特别注意高速系统。
元件在印刷电路板上的位置应充分考虑抗电磁干扰问题。原则之一是各部件之间的引线应尽可能短。在布局上，模拟信号、高速数字电路和噪声源（如继电器、大电流开关等）应合理分离，以尽量减少相互信号耦合。
(7) 处理好接地线
在印刷电路板上，电源线和地线是最重要的。克服电磁干扰的主要手段是接地。
对于双面板，地线布置特别讲究。通过单点接地法，电源和地面从电源两端连接到印刷电路板，电源一个接点，地面一个接点。在印刷线路板上，应有多条返回地线，这些将聚集在返回电源的接点上，即所谓的单点接地。所谓模拟地、数字地、大功率器件地开分，就是布线分开，最后汇集到这个接地点。屏蔽电缆通常用于连接印刷电路板以外的信号。屏蔽电缆两端接地高频和数字信号。用于低频模拟信号的屏蔽电缆最好在一端接地。
对噪声和干扰非常敏感的电路或高频噪声特别严重的电路应用金属盖屏蔽。
好的高频去耦电容器可以去除到1GHZ高频成分。陶瓷电容或多层陶瓷电容具有良好的高频特性。在设计印刷电路板时，应在每个集成电路的电源之间增加一个去耦电容器。去耦电容器有两个功能：一方面是集成电路的蓄能电容器，提供和吸收集成电路开关时的充放电能；另一方面，设备的高频噪声。典型的数字电路去耦电容为0.1uf去耦电容为5nH分布电感的并行共振频率约为7MHz也就是说，对于10，MHz以下噪声具有良好的去耦效果，对40MHz上述噪声几乎无效。
1uf，10uf并行共振频率为20MHz以上，去除高频噪声的效果更好。在电源进入印刷板和1的地方uf或10uf去高频电容往往是有益的，即使是电池供电系统也需要这种电容。
每10片左右的集成电路应增加一个充放电电容器，或称为储放电容器。电容器尺寸可选择10个uf。最好不要使用电解电容器。电解电容器卷起两层溥膜。这种卷起结构在高频时表现为电感。最好使用胆电容器或聚碳酸酝酿电容器。
去耦电容值的选择不严格，可按C=1/f计算;即10MHz取0.1uf，对于由微控制器组成的系统，取0.1~0.01uf两者都可以。
一些降低噪音和电磁干扰的经验
(1) 不需要高速使用低速芯片，关键地方使用高速芯片。
(2) 降低控制电路上下边跳变速率的方法可以串一个电阻。
(3) 尽量为继电器等提供某种形式的阻尼。
(4) 使用满足系统要求的最低频时钟。
() 时钟产生器尽量*近到用该时钟的器件。石英晶体振荡器外壳要接地。
(6) 用地线将时钟区圈起来，时钟线尽量短。
(7) I/O驱动电路尽量*近印刷板边，让其尽快离开印刷板。对进入印制板的信号要加滤波，从高噪声区来的信号也要加滤波，同时用串终端电阻的办法，减小信号反射。
(8) MCD无用端要接高，或接地，或定义成输出端，集成电路上该接电源地的端都要接，不要悬空。
(9) 闲置不用的门电路输入端不要悬空，闲置不用的运放正输入端接地，负输入端接输出端。
(10) 印制板尽量使用45折线而不用90折线布线以减小高频信号对外的发射与耦合。
(11) 印制板按频率和电流开关特性分区，噪声元件与非噪声元件要距离再远一些。
(12) 单面板和双面板用单点接电源和单点接地、电源线、地线尽量粗，经济是能承受的话用多层板以减小电源，地的容生电感。
(13) 时钟、总线、片选信号要远离I/O线和接插件。
(14) 模拟电压输入线、参考电压端要尽量远离数字电路信号线，特别是时钟。
(15) 对A/D类器件，数字部分与模拟部分宁可统一下也不要交*。
(16) 时钟线垂直于I/O线比平行I/O线干扰小，时钟元件引脚远离I/O电缆。
(17) 元件引脚尽量短，去耦电容引脚尽量短。
(18) 关键的线要尽量粗，并在两边加上保护地。高速线要短要直。
(19) 对噪声敏感的线不要与大电流，高速开关线平行。
(20) 石英晶体下面以及对噪声敏感的器件下面不要走线。
(21) 弱信号电路，低频电路周围不要形成电流环路。
(22) 任何信号都不要形成环路，如不可避免，让环路区尽量小。
(23) 每个集成电路一个去耦电容。每个电解电容边上都要加一个小的高频旁路电容。
(24) 用大容量的钽电容或聚酷电容而不用电解电容作电路充放电储能电容。使用管状电容时，外壳要接地。 ———————————————— 版权声明：本文为CSDN博主「VX13260562029」的原创文章，遵循CC 4.0 BY-SA版权协议，转载请附上原文出处链接及本声明。 原文链接：https://blog.csdn.net/weixin_42832780/article/details/100534344