在PCB从EMC从角度看，首先要考虑三个主要因素：输入/输出引脚的数量、设备密度和功耗。一个实用的规则是，片状元件占基板的20%，每平方英寸的耗散功率不大于2W。
在设备布置方面，原则上相关设备应尽可能靠近，数字电路、模拟电路和电源电路应分别放置，高频电路应与低频电路分开。容易产生噪声的设备、小电流电路和大电流电路应尽可能远离逻辑电路。应单独安排时钟电路、高频电路等主要干扰和辐射源，远离敏感电路。输入输出芯片应位于接近混合电路的包装中I/O出口处。
为了减少分布参数和相互电磁干扰，高频元件应尽可能缩短连接，易受干扰的元件不应相互靠近，输入输出应尽可能远离。振荡器尽可能靠近时钟芯片，远离信号接口和低电平信号芯片。组件应平行或垂直于基板的一侧，使组件尽可能平行排列，这不仅会降低组件之间的分布参数，而且符合混合电路的制造工艺，易于生产。
对称布置混合电路基板上的电源和接地引出焊盘，最好均匀分布大量电源和接地I/O连接。裸芯片的贴装区域连接到最负电位平面。
在选择多层混合电路时，电路板的层间布置随具体电路而变化，但一般具有以下特点。
(1)电源和地层分布在内层，可视为屏蔽层，可抑制电路板上固有的共模RF干扰，降低高频电源的分布阻抗。
（2）板内的电源平面和地平面应尽可能相邻。一般来说，地平面高于电源平面，使层间电容作为电源的平滑电容，接地平面屏蔽电源平面分布的辐射电流。
(3)布线层应尽可能靠近电源或地平面，以产生通量对消。
在电路设计中，往往只注重提高布线密度，或追求均匀的布局，忽视线路布局对预防干扰的影响，使大量信号辐射到空间形成干扰，可能导致更多的电磁兼容性问题。因此，良好的布线是设计成功的关键。
地线不仅是电路工作的电位参考点，也是信号的低阻抗电路。地线上常见的干扰是地环电流引起的地环干扰。解决这类干扰问题，就是解决大多数电磁兼容问题。地线噪声主要影响数字电路的地电平，而数字电路输出低电平时，对地线噪声更敏感。地线上的干扰不仅会导致电路误动，还会导致传导和辐射发射。因此，减少这些干扰的重点是尽可能减少地线的阻抗（对于数字电路，减少地线电感尤为重要）。
地线布局应注意以下几点：
数字电路和模拟电路根据不同的电源电压分别设置地线。
（2）公共地线应尽可能粗。在采用多层厚膜工艺时，可以专门设置地线表面，有助于减少环路面积，降低接收天线的效率。它可以作为信号线的屏蔽。
(3)避免梳状地线，使信号回流环路大，增加辐射和敏感性，芯片之间的公共阻抗也可能导致电路误操作。
(4)板上安装多个芯片时，地线上会出现较大的电位差，应将地线设计成封闭环，以提高电路的噪声容量。
(5)具有模拟和数字功能的电路板通常与数字地分开，只连接到电源处。
一般来说，除了电磁辐射引起的直接干扰外，电源线引起的电磁干扰最为常见。因此，电源线的布局也非常重要，通常应遵守以下规则。
(1)电源线应尽可能靠近地线，以减少供电环路面积，减少模具辐射差异，有助于减少电路交扰。不同电源的电源环不应重叠。
（2）模拟电源与数字电源分开，避免相互干扰。不要将数字电源与模拟电源重叠，否则会产生耦合电容，破坏分离。
（3）当电源平面与地平面完全隔离时，应选择低介电常数的介质浆。电源平面应靠近接地平面，并布置在接地平面下，以屏蔽电源平面分布的辐射电流。
(4)芯片的电源引脚和地线引脚之间应去耦。去耦电容为0.01uF的片式电容,应贴近芯片安装,使去耦电容的回路面积尽可能减小。
(5)选择贴片芯片时，尽量选择靠近地引脚的电源引脚芯片，可以进一步减少去耦电容的电源电路面积，有利于实现电磁兼容。
使用单层薄膜工艺时，一种简单适用的方法是先布置地线，然后布置关键信号，如高速时钟信号或敏感电路，最后布置其他电路。信号线的布置应根据信号的流向顺序进行，使电路板上的信号平稳。
如果要把EMI尽量减少，使信号线尽可能靠近其组成的回流信号线，使回路面积尽可能小，避免辐射干扰。低电平信号通道不得靠近高电平信号通道和无滤波电源线，对噪声敏感的布线不得与大电流、高速开关线平行。如有可能，将所有关键线路布置成带状线。不相容的信号线(数字与模拟、高速与低速、大电流与小电流、高电压与低电压等。)应相互远离，不要平行行走。信号间的串扰对相邻平行线的长度和间距非常敏感，因此尽量扩大高速信号线与其他平行信号线的间距，缩小平行长度。
导带的电感与其长度和长度成正比，与其宽度成正比。因此，导带应尽可能短，同一部件的地址线或数据线应尽可能长。作为电路输入输出的导线，尽量避免相邻平行。最好在两者之间添加接地线，以有效地抑制串扰。低速信号的布线密度可以相对较大，高速信号的布线密度应尽可能小。
除遵守单层布线规则外，还应注意多层厚膜工艺：
尽量设计一个单独的地线表面，信号层与地层相邻。当不能使用时，必须在高频或敏感电路附近设置地线。分布在不同层上的信号线应相互垂直，以减少线之间的电场和磁场耦合干扰；同一层上的信号线保持一定的间距，最好用相应的地线电路隔离，以减少线之间的信号串扰。每条高速信号线应限制在同一层
上面。信号线不要离基板边缘太近，否则会引起特征阻抗变化，容易产生边缘场，增加向外辐射。
时钟电路在数字电路中占有重要地位，是电磁辐射的主要来源。一个有2ns时钟信号辐射能量的频谱可达160MHz。因此，时钟电路的设计是确保整个电路电磁兼容性的关键。时钟电路的布局有以下注意事项：
(1)时钟信号不应由菊花链结构传输，而应采用星形结构，即所有时钟负载直接与时钟功率驱动器连接。
(2)所有连接晶体振动输入/输出端的导带应尽可能短，以减少噪声干扰和分布电容对晶体振动的影响。
（3）晶体振动电容线应使用尽可能宽和短的导带连接到设备上；最接近晶体振动的数字引脚应尽量减少过孔。
单层薄膜、多层厚膜和多层共烧厚膜有三种制造工艺可供选择。薄膜工艺可生产高密度混合电路所需的小尺寸、低功率、高电流密度部件，具有高质量、稳定、可靠、灵活的特点，适用于高速、高频、高密度的电路。但只能做单层布线，成本高。多层厚膜工艺可以低成本制造多层互连电路， 从电磁兼容的角度来看，多层布线可以减少电磁辐射，提高电磁辐射的抗干扰能力。由于可以设置特殊的电源层和地层，因此信号与地线之间的距离仅为层间距。这样，板上所有信号的回路面积都可以最小化，从而有效减少差模辐射。
多层共烧厚膜烧厚膜技术具有更多的优点，是目前无源集成的主流技术。它可以实现更多层的布线，易于件，提高组装密度，具有良好的高频特性和高速传输特性。此外，它与薄膜技术具有良好的兼容性，可以实现更高的组装密度和更好的性能。
裸芯片一般用于混合电路中的有源器件，没有裸芯片时可以选择相应的封装芯片，以获得最佳的EMC特性，尽量选择表贴芯片。在满足产品技术指标的前提下，尽量选择低速时钟。HC永远不要用它AC,CMOS4000能行就不用HC。电容器应具有低等效串联电阻，以避免信号大衰减。
可伐金属底座和壳盖可用于混合电路的封装，平行缝焊，屏蔽效果好。