资讯详情

嵌入式系统基础

嵌入式系统基础

(1)定义:以应用为中心,以计算机技术为基础,软硬件可切割,适应应用系统对功能、可靠性、成本、体积、功耗的严格要求。

(2)嵌入式系统开发的四个阶段:无操作系统、简单操作系统、实时操作系统、面向Internet阶段。

(3)知识产权核(IP核):具有知识产权的功能模块,具体的功能,集成电路设计可重复使用的功能模块是实现系统芯片的功能模块(SOC)基本构件。

(4)IP核模块具有不同程度的行为、结构和物理设计,可分为软核、固核和硬核三类。

包括硬件层、中间层、系统软件层和应用软件层

(1)硬件层:嵌入式微处理器、存储器、通用设备接口和I/O接口。

嵌入式核心模块=微处理器+电源电路+时钟电路+存储器

Cache:位于主存和嵌入式微处理器内核之间,存放的是最近一段时间微处理器使用最多的程序代码和数据。它的主要目标是减小存储器给微处理器内核造成的存储器访问瓶颈,使处理速度更快。

(2)中间层(也称硬件抽象层)HAL或板级支持包BSP).

它将系统硬件的具体情况,将系统上层软件与底层硬件分开,使系统上层软件开发人员无需关系BSP开发层提供的界面。

BSP硬件相关性和操作系统相关性有两个特点。

设计完整BSP两部分工作需要完成:

A、 嵌入式系统的硬件初始化和BSP功能。

片级初始化:纯硬件的初始化过程逐渐将嵌入式微处理器从上电默认状态设置为系统所需的工作状态。

板级初始化:包括软硬件在内的初始化过程,为后续的系统初始化和应用程序建立硬件和软件的运行环境。

系统级初始化:基于软件的初始化过程,操作系统的初始化。

B、 与硬件相关的设备驱动设计。

(3)系统软件层:由RTOS、文件系统、GUI、由网络系统和通用组件模块组成。

RTOS是嵌入式应用软件的基础和开发平台。

(4)应用软件:由基于实时系统开发的应用程序组成。

(1)定义:能够在指定或确定的时间内完成系统功能并响应外部或内部、同步或异步时间的系统。

(2)差异:通用系统一般追求系统的平均响应时间和用户的便利性;实时系统主要考虑最坏情况下的系统行为。

(3)特点:时间限制、可预测性、可靠性和与外部环境的互动。

(4)硬实时(强实时):指应用的时间需求应能够完全满足,否则会造成航天、军事等重大安全事故,甚至生命财产损失和生态破坏。

(5)软实时(弱实时):指监控系统、实时信息收集系统等实时任务偶尔违反该需求,不会对系统运行和环境产生严重影响。

(6)任务的约束包括:时间、资源、执行顺序和性能。

(1)调度:给出一组实时任务和系统资源,确定每个任务何时候、何地执行的全过程。

(2)抢占调度:通常是优先驱动的调度,如uCOS。优点是实时性好,反应快,调度算法比较简单,可以保证高优先任务的时间限制;缺点是上下文切换多。

(3)非抢占调度:通常是按时间片分配的调度,执行过程中不允许中断任务。一旦任务占用处理器,必须完成或自愿放弃,如WinCE。优点是上下文切换少;缺点是处理器有效资源利用率低,可调度性差。

(4)静态表驱动策略:系统根据运行前各任务的时间限制和相关关系,采用一定的搜索策略生成运行时间表,指出各任务的起始运行时间和运行时间。

(5)优先级驱动策略:按照任务优先级的高低确定任务的执行顺序。

(6)实时任务分类:周期任务、偶发任务、非周期任务。

(7)实时系统的一般结构模型:数据采集任务实现传感器数据采集、数据处理任务处理采集的数据,并将处理后的数据发送给执行机构管理任务控制机构。

(1)冯诺依曼结构:程序和数据共享一个存储空间,程序指令存储地址和数据存储地址指向同一存储器的不同物理位置,程序和数据度的单个地址和数据总线。例如:8086,ARM7、MIPS…

(2)哈佛大学结构:程序和数据是两个独立的存储器,每个存储器独立编写地址和访问,是将程序存储和数据存储分开的存储器结构。AVR、ARM9、ARM10…

(3)CISC与RISC特征比较。

以下公式计算计算计算机执行程序所需的时间P:

P=I×CPI×T

I:编译高级语言程序后在机器上运行的指令数。

CPI:执行每个指令所需的平均周期数。

T:每个机器周期的时间。

(4)流水线思想:在CPU将一个指令的串行执行过程转化为几个指令的子过程CPU中重叠执行。

(5)装配线指标:

吞吐率:单位时间里流水线处理机流出的结果数。如果流水线的子过程所用时间不一样长,则吞吐率应为最长子过程的倒数。

建立时间:装配线开始工作,达到最大吞吐率。如果m个体过程所需的时间相同,则为t,则建立时间T=mt。

(6)信息存储的字节顺序

A、存储单元:字节(8位)

B、字长决定了微处理器的搜索能力,即虚拟地址空间的大小。

C、32位微处理器的虚拟地址空间位为232,即4GB。

D、小端字节顺序:低字节在内存低地址,高字节在内存高地址。

E、大端字节顺序:内存低地址处高字节,内存高地址处低字节。

F、网络设备的存储顺序取决于OSI模型底层的数据链路层。

(1)根据电路是否具有存储功能,将逻辑电路分为组合逻辑电路和时序逻辑电路。

(2)组合逻辑电路:电路在任何时候的输出仅取决于输入信号,与输入信号前电路的状态无关。常用的逻辑电路包括译码器和多路选择器。

(3)序列逻辑电路:电路任何时间的输出不仅与此时间的输入有关,而且还与此时电路的状态有关。因此,序列电路必须包含记忆元件。触发器是构成序列逻辑电路的基础。常用的序列逻辑电路包括寄存器和计数器。

(4)真值表、布尔代数、摩根定律、门电路的概念。

(5)NOR(或非)和NAND(与非)门电路称为全能门电路,可以实现任何逻辑函数。

(6)译码器:多输入多输出的组合逻辑网络。

每输入一个n位的二进制代码,在m个输出端中最多有一个有效。

当m=2n是的,全译码;当m<2n部分译码为时。

(7)由于集成电路高电平输出电流小,低电平输出电流相对较大,集成门电路直接驱动LED低电平驱动更常用。液晶七段字符显示器LCD当液晶具有外加电场和无外加电场时,使用不同的光学特性来显示字符。

(8)时钟信号是时间逻辑的基础,用于确定逻辑单元中的状态。同步是时钟控制系统的主要限制。

(9)在选择触发器时,时必须考虑的因素。有两种触发方法:

电平触发方法结构简单,常用于形成临时存储器。

边缘触发:具有较强的抗数据端干扰能力,常用于组成寄存器、计数器等。

(1)总线是各种信号线的集合,是嵌入式系统中各部件之间传输数据、地址和控制信息的公共通道。同时,每条路线可以传输一个二进制信号。根据总线传输的信息类型,可分为:数据总线(DB)、地址总线(AB)和控制总线(CB)。

(2)总线主要参数:

总线带宽:总线上可在一定时间内传输的数据量一般使用MByte/s表示。

总线宽度:总线可同时传输的数据位数(bit),也就是说,总线宽度的概念,如32位和64位,也称为总线宽度。总线位宽越宽,总线每秒数据传输率越大,即总线带宽越宽。

总线频率:工作时钟频率MHz工作频率越高,总线工作速度越快,即总线带宽越宽。

总线带宽 = 总线位宽×总线频率/8, 单位是MBps。

常用总线:ISA总线、PCI总线、IIC总线、SPI总线、PC104总线和CAN总线等。

(3)只有三态输出设备才能连接到数据总线,常用的三态门是输出缓冲器。

(4)当连接到总线的负载超过总线的负载能力时,缓冲器或驱动器必须添加到总线和负载之间,最常用的是三态缓冲器,其功能是驱动和隔离。

(5)数据总线和地址总线的共享可以通过总线复用技术来实现。但有两个问题:

A、需要增加外部电路来重用和解耦总线信号,如地址锁定器。

B、总线速度低于非复用总线系统。

(6)两种总线通信协议:同步和异步。

(7)对总线仲裁问题的解决是以优先级(优先权)的概念为基础。

(1)数字集成电路可分为两类:双极集成电路(TTL)、半导体金属氧化物(MOS)。

(2)CMOS电路因其静态功耗低、工作速度高、抗干扰能力强而得到广泛应用。

(3)解决TTL与CMOS电路接口困难的方法是TTL电路输出端与电源之间的连接R,上拉电阻R的取值由TTL高电平输出泄漏电流IOH决定,不同系列TTL应选择不同的R值。

标签: 嵌入式电容触摸液晶显示器直流电压隔离变送器ws1521

锐单商城拥有海量元器件数据手册IC替代型号,打造 电子元器件IC百科大全!

锐单商城 - 一站式电子元器件采购平台