由于分析技术在处理大尺寸问题方面的优势，分析技术长期以来一直是数字的 IC 一种流行的放置方法。 最近，它们被用于模拟 IC以前的方法主要基于模拟退火。 然而，两种方法之间缺乏比较研究。 此外，不同分析技术的有效性尚不清楚。 这项工作试图通过研究现有方法和开发新的分析技术来解释这两个问题。 由于之前的分析方法没有解决电路性能问题，这是自动模拟布局的关键问题，该工作还扩展了性能驱动布局的新分析布局。 各种测试电路上的实验表明，与模拟退火相比，对传统性能的忽视公式提出了分析技术 55 倍的加速和 12% 减少线长。 对于性能驱动的布局，提出的技术在电路性能、面积和运行时间方面优于模拟退火。 此外，提出的技术通常比替代分析技术提供更好的解决方案质量。

几十年来，许多研究小组一直在追求自动化模拟 IC 布局。 毫无疑问，布局是大大影响电路性能、面积、功率等的关键布局步骤。布局规则和约束可以带来更好的电路性能[1]-[3]。 从历史上看，大多数模拟放置方法都是基于模拟退火，并专注于处理几何约束，如模拟 IC 独特的对称性 [4]-[8]。 几年前，基于数字布局提出了一个建议 [10] 的分析技术 [9]用于解决井邻性等布局效果。 后来，[11] 利用不同设备层之间的重叠，引入了类似的分析技术。 MAGICAL 开源项目 [12]、[13] 采用了相同的分析框架。 然而，这些技术并没有在其优化目标函数中明确包含电路性能。

数字中有分析技术 IC 从 1980 二次布局到后来的非线性规划 (NLP) [14]，[15]。 基于 NLP 该方法具有广泛认可的优点——处理巨大问题的能力，如数百万对象的放置，这在数字设计中很常见。 先前对模拟 IC 分析布局的努力似乎理所当然地认为，选择这种布局范式是可取的，尽管模拟电路通常比数字电路小得多，可能不需要特殊的分析方法。 模拟放置所需的分析技术是否优于模拟退火？

一析模拟放置的早期工作 [9] 与模拟退火 [16] 比较。 然而，这种比较主要用于证明布局效应在目标函数中的重要性，而不是分析布局和模拟退火的有效性。 在 [17] 基于混合整数线性规划开发了一种 (MILP) 用于布局强调模拟 IC 中的分层设计。 与模拟退火 [5] 相比之下，它显示了几个百分比的线长和面积减少了几倍的运行时间。 尽管 MILP 它可以声称是一种基于主流非线性规划的分析方法 (NLP) 的分析技术 [14]、[15] 差别很大。 在 [11] 中，基于 NLP 分析技术和 MILP [17] 比较，但没有明确描述模拟退火的区别。 据我们所知，几乎没有研究证明分析 NLP 该技术可能对一般模拟布局有用，也可基于模拟退火的方法进行比较。

我们试图通过提供关于模拟放置分析的内省研究来填补这一空白。 本研究的第一部分侧重于一个传统的公式，可以最大限度地减少非重叠和模拟几何的面积和线长。 主要贡献包括： ? 将基于 [11] 比较分析模拟贴装方法和模拟退火( [11] 视为涵盖 [9] 代表性方法是合理的，因为两者都遵循相同的数字布局框架 [10])。 结果表明，并非每种分析技术在解决方案质量上都优于模拟退火。1 ? 开发了一种新的模拟布局器 ePlace-A，扩展了最先进的数字布局器 ePlace [15]。 这种方法与[10]大不相同。 扩展还包括一种新的详细放置技术，不同于大多数以前的方法 [9]，[11]，[15]，[16]。 ? ePlace-A 模拟退火和[11] 观察不同分析技术的有效性。 结果表明，ePlace-A 性能优于模拟退火和 [11]。 ? 改变不同方法的参数来证明面积-线长权衡，并表示ePlace-A 优点可用于多个帕累托的优势，并且不限于特定的设置。

该工作的第二部分开发了性能驱动模拟布局的分析方法。 尽管人们普遍认为模拟电路的性能会受到布局质量的严重影响 [18]、[19]，但大多数现有的布局技术都无法直接优化性能。 早期的努力依赖于简单的性能模型 [18]将性能约束转化为几何约束 [20]，或使用与性能相关的几何约束 [6]，[21]。 最近，机器学习模型 [19]、[22] 性能驱动的模拟放置已被探索，但到目前为止，几乎所有这些方法都是基于模拟退火。 这部分贡献包括: ? 图神经网络 (GNN) 性能驱动分析模拟放置技术：据我们所知，这是对性能驱动分析模拟放置的第一次研究。 ? 基于模拟退火的最新性能驱动[19] 比较表明我们是基于ePlace-A 在面积、电路性能、运行时间和面积性能权衡方面，技术得到了显著改进。

该工作提供了对模拟布局分析技术的更好理解，并为传统的性能忽略公式和性能驱动公式提供了最新的模拟布局技术。

基于现代的分析布局方法通常包括 NLP 全局布局和合法化和详细布局阶段。 布局输入包括一组 n 移动单元/设备 V 和一组网络 E。第 i 个单元的位置由其坐标 (xi,yi) 指定。 然后放置决策变量形成向量 v =(x, y)T = (x1,…,xn,y1,…,yn)T。 最小化线长与单元之间的重叠可以表示为 NLP 问题 其中 λ 是加权因素。 线长由半周线长估计，HPWL(v)= e∈E HPWLe(v)，其中网络 e 的 HPWL 由 HPWLe(v)= maxi,j∈e |xi?xj| maxi 获得 ,j∈e |yi?yj|。 函数 Overlap(v) 测量各单元格之间的重叠区域。

在它们的原始形式中，HPWL(v) 和 Overlap(v) 它们不是微的。分析和放置的一个关键要素是用光滑和微函数接近它们。 HPWL(v) 通过对数和指数 (LSE) 函数 [10] 或加权平均 (WA) 函数 [15] 进行平滑。 我们在模拟布局中使用它 WA 函数来平滑 HPWL(v)：如 [23] 估计误差较小。 具体来说，maxi,j∈e |xi ? xj| 近似为 Overlap(v) 函数由 NTUplace3 [10] 钟形函数和 ePlace [15] 势能函数平滑。 与大多数早期方法不同，ePlace 执行傅里叶变换以获取计算势能函数梯度的频域信息。 ePlace 另一个区别是使用它 Nesterov 的方法 [24] 来解决 NLP 问题。 虽然提出了其他分析全局布局的变体，但这里的评论集中在最突出的方法上，NTUplace3 [10] 和 ePlace [15]，因为 NTUplace3 是以前的模拟布局方法 [9]、[11] 的基础，而 基于我们的新开发 ePlace，这是最先进的分析布局。 整体布局合法化，完全消除了单元格之间的重叠和详细布局。它微调了布局，以进一步优化某些目标。 这些步骤可以单独执行或集成执行。 模拟布局技术不同于数字布局技术。 [9] 基于网络流的集成技术已经开发出来 [11] 合法化是通过区域压缩进行的，然后是最小化线长的详细布局。这两个步骤都是通过线性规划进行的 (LP) 实现的。

本工作由两部分组成：(1) 研究传统模拟布局的研究，不明确考虑性能和 (2) 开发性能驱动模拟布局。 这两部分都侧重于分析技术。 第一部分的问题表述是根据特定于模拟 IC 最小化总面积和线长的几何约束。 我们将是最先进的数字布局器 ePlace [15] 扩展到模拟 IC 设计的 ePlace-A。 与 ePlace [15] 主要区别之一是 ePlace-A 通过整数线性规划，合法化和详细布局 (ILP) 该公式在模拟电路中非常特定。 在第 (1) 部分中，将 ePlace-A 比较了模拟退火和最近对模拟放置的分析 [11]。 由于 [11] 基于不同的数字放置方法 [10] 并采用与 ePlace-A 合法化和详细放置方法明显不同，因此涵盖了多种分析技术。

在第 (2) 我们开发了部分 ePlace-AP，这是一个基础 ePlace-A 性能驱动的显示位置。 其目标函数包括一个由 GNN 模型 [19] 性能项的估计。 基于该技术的一个关键因素是 GNN 性能模型的梯度计算。 ePlace-AP合法化和详细放置ePlace-A相同。 ePlace-A 和 ePlace-AP 的概述如图 1 所示。

ePlace-A 全局布局 (GP) 步骤与 ePlace [15] 类似之处在于它将与之相似与总布局面积相关的模拟几何约束术语添加到目标函数中。 使用对称性代表几何约束，目标被表述为 其中 W(v) 是 HPWL 平滑近似 WA 函数，N(v) 是设备重叠区域平滑近似能量势函数（均在第 II 节中定义)，λ、τ 和 η 是加权因素。 函数 Sym(v) 例如，对违反对称约束的惩罚增加了， xi,j 两台设备与垂直轴对称 i 和 j，其对应项为 (yi?yj)2 (xi xj?2xi,j )2。 与 [11] 同样，整体布局的对称约束的。 表 I 详细的布局结果表明，与使用软约束的解决方案相比，在整体布局中强制对称硬约束 (yi = yj; xi + xj =2xi,j) 增加了面积和线长。 ePlace-A 中还包括其他几何约束，例如设备对齐和排序。 (3)中的函数Area(v)是WAV,x(v)·WAV,y(v)估计的总面积，其中V是所有设备的集合，WAV,x(v) (WAV,y(v) )) 是平滑逼近 (maxi,j∈V |xi − xj|) · (maxi,j∈V |yi − yj|) 的 WA 函数。 虽然在数字布局目标函数中通常忽略面积，但在模拟布局中明确考虑了它。 原因是模拟电路中的电路元件数量远小于数字电路，因此放置面积对寄生效应的影响更大，进而显着影响电路性能。 图 2 中的详细布局后结果表明，忽略面积项会导致面积和线长增加 20% 以上。 问题（3）中的解析公式的求解方法与[15]相同。 图 2：目标函数中带有和不带有面积项的面积和 HPWL 比较。

我们提出了一种基于ILP的集成合法化和详细放置方法，为简洁起见将其称为详细放置。 尽管 [11] 的详细布局基于 LP（线性规划），但我们的详细布局与之前的工作之间的差异远远超出了整数约束。 [11] 的方法是一种两阶段方法，包括面积最小化阶段和线长度最小化阶段。 相比之下，我们的方法是单级集成面积和线长最小化。 此外，我们的方法支持设备翻转的选项，这在[11]中没有考虑。 由于我们的布局系统建立在离散网格上，因此首选整数解决方案。 值得一提的是，尽管 ILP 不能很好地解决大型问题，但模拟电路的问题规模通常很小，这使得 ILP 解决方案易于处理。

如果 x 和 y 坐标都存在相同的约束，为简洁起见，此处仅显示其中一个。 设备重叠和对称性在约束中处理，而不是在目标函数中处理，就像在全局放置公式中一样。

目标函数 (4a) 涵盖面积和 HPWL。 由于它们在这里的估计与全局放置不同，我们使用下标 D 来区分它们。 请注意，W 和 H 是要最小化的变量。 约束 (4b) 定义了每个网络要最小化的 HPWL 边界框。 由于坐标 xi 位于第 i 个设备的中心，因此约束 (4c) 定义了布局宽度的上限 W。 约束 (4d) 允许水平翻转，由二进制变量 fxi 决定。 当 fxi 对称对 (xq1+xq2)/2 和一个自对称器件的中心 xr 应该等于对称轴的 xm。 底部对齐和中心对齐约束 = 0，这意味着没有翻转，(4d) 变为 xi = xi - wi 2 + xpini 并且引脚位置 xi 是 xpini 远离设备 i 的左边界。 当 fxi 意味着翻转时，(4d) 变为 ^xi = xi + wi 2 -xpini =1，因此引脚坐标 ^xi 是远离右边界的 xpini。 图 3 中的示例比较了有和没有翻转的设备放置。 垂直翻转以类似的方式实现。 如果一对器件在全局布局中有重叠，则检查图 4(a) 所示重叠区域的宽度 Δx 和高度 Δy。 PH 表示一组重叠设备对，全局放置后 Δx< Δy。 对于 PH 中的一对，约束 (4e) 迫使一个设备根据它们的 x 坐标位于另一个设备的左侧，如图 4(a) 所示。 如果 Δx> Δy，一个设备将被迫高于另一个。

【细节还是看原文吧】 与全局放置不同，硬对称约束用于详细放置。 这些由 (4f) 表示，其中 Sp m 表示一组对称于同一轴的设备对，而 Ss m 是一组与 Sp m 在同一组中的自对称设备。 所有对称群形成集合 S。例如，在图 4（b）中，设备 A 和 C 在 Sp m 中，B 在 Ss m 中，并且它们共享相同的对称轴。 约束表明，a 的中心对称对 (xq1+xq2)/2 和自对称器件的中心 xr 应该等于对称轴的 xm。 底部对齐和中心对齐约束分别由约束 (4g) 和 (4h) 处理，其中 PB 表示一组底部对齐对，PVC 表示一组垂直中心对齐对。 对齐约束的示例如图 4© 所示。 设备排序约束是为了实现某些关键信号的单调路径 [16] 并由约束 (4i) 强制执行，其中 OH 是一组具有特定水平顺序的设备。

以性能为导向的分析布局 我们以性能为导向的分析模拟布局器 ePlace-AP 基于 ePlace-A。 它的详细布局方法（包括合法化）与 ePlace-A 相同。

为了考虑全局布局期间的电路性能，我们采用了基于 GNN（图神经网络）的性能模型 [19]。 它的输入是一个电路图G，它涵盖了设备类型、位置、连接等。它的输出Φ是电路性能不理想的概率。 性能模型 Φ 包含在目标函数中，NLP 问题公式变为： 其中α是加权因子。 注意，（5）的前四项与（3）相同，G包含v的所有信息。GNN模型Φ（G）在ePlace-AP中的应用与[19]有关键区别，即 基于模拟退火的性能驱动布局。 在 [19] 中，对 Φ(G) 进行推断以直接评估电路性能，这是其目标函数的一部分。 然而，在 ePlace-AP 中，NLP 是使用目标函数的梯度来解决的。 因此，ePlace-AP 需要计算梯度 -∂Φ(G) ∂v 而不是 Φ(G) 本身。 幸运的是，TensorFlow 有一个内置函数来计算这个梯度。 一旦获得梯度，问题（5​​）就以与 ePlace-A 相同的方式解决。 B. 性能指标 模拟电路的性能通常通过多个指标 z1、z2、…、zM 来评估，例如带宽、单位增益频率和相位裕度。 每个度量 zi 都有一个对应的规格 ψi。 我们将设计的度量分为两组：Π+ (Π−) 是一组优选大于（小于）ψi 的度量，例如增益和带宽（延迟和偏移）。 然后，我们将每个性能指标标准化为 然后，我们对每个性能指标进行归一化，使得 〜zi ∈ [0, 1] 并且优选接近 1。与之前的工作 [19] 一样，电路的整体性能由复合指标 FOM 评估（图 优点）： FOM = M M i=1 βi · ∼zi，其中β表示加权因子，i=1 βi =1。 GNN 模型 Φ(G) 输出是 FOM 低于用户指定的性能阈值的概率。

这项工作对模拟布局的分析技术进行了反思性研究。 对于传统的无视性能模拟布局，分析技术比模拟退火快 55 倍。 然而，与模拟退火相比，并非所有分析技术都能减少面积和线长。 我们提出了一种基于 ePlace 的分析技术，分别将面积和线长减少了 10% 和 12%。 我们开发了一种性能驱动的分析技术。 它使整体电路性能提高了 11%。 此外，与性能驱动的模拟退火机相比，它的面积/线长更小。

1. 基于[11]的解析法。数字布局框架[10]，
2. eplace-A 扩展于epalce[15] 不同于[10]，新的详细布局技术，和[9 11 15 16 ]有很大的不同。
3. 模拟电路的性能会受到布局质量的严重影响 [18]、[19]
4. 机器学习模型 [19]、[22] 已被探索用于性能驱动的模拟放置 重点关注到目前为止，几乎所有这些方法都基于模拟退火？
5. 图神经网络 (GNN) 引导的性能驱动的分析模拟放置技术 对性能驱动的分析模拟放置的第一次研究 本文重点
6. 使用 [25] 中的开源路由器进行路由。 接下来，使用 GlobalFoundries 12nm 技术执行寄生参数提取和 SPICE 仿真。