1、第三章 存储器(P89),3.1 存储器概述，3.2 半导体存储原理及芯片，3.3 主存储容量的扩展，3.4 3.高速缓冲存储器.5 3.虚拟存储器.6 双端口存储器和并行主存系统.1 存储器概述，3.1.1 存储系统的层次结构是存储器最基本的要求：容量大、速度快、 价格低。,主存储器，又叫内存，属于主机范畴。 存放当前CPU要执行的程序和要处理的数据。 特点:(1)随机访问，(2)工作速度快，(3)有一定的存储容量。 外部存储器，又称辅助存储器，存储暂时不使用的程序和数据。 特点(1)工作速度慢，(2)容量大，如磁盘、磁带等。 高速缓冲器Cache，存储最近使用的程序和数据，是主存中当前活跃信息的副本。 特点：(1)工作速度最快，(2)容量最小，只有几百K字节。,3.1.2 物理存储器和虚拟存储器，一、真正存在于物理中的主存储器，称为物理存储器，简称实存。访问主存的真实地址称为物理地址或真实地址。如今，大多数计算机都配备了数百兆主存。 为了解决主存储容量有限的问题，提出了虚拟存储器，即软件编程中可用的存储器，称为虚拟存储器。 虚拟存储器的编程地址称为虚拟地址或逻辑地址。。
2.外存的一部分也被用作操作系统的主存。,例32位地址线计算机： 232220210224千兆4G 但现在实际配置的主存假设为512兆，即 512兆22029 所以，32 逻辑地址在位地址线上找到，物理地址在29位地址线上找到。,3.1.3 存储器的分类，1，根据存储介质进行分类 1. 半导体存储器：，2. 磁表面存储器：磁盘、磁带等。(磁性材料)，3. 光盘存储器：用光存储的装置。(光的反射 性)，二，按存取方式划分：，随机存储器RAM，Radom Access Memory 任何单元都可以根据地址随机访问， 访问各存储单元所需的读/写时间相同，与地址无关。 只读存储器ROM，ReadOnly Memory 半导体集成电路，ROM，PROM， EPROM，E2PROM。 顺序存储器(SAM) 访问时间与磁带等信息存储位置有关。 直接访问存储器(DAM) 例如，磁盘在随机存储器和顺序存储器之间工作。,三、根据系统中存储器的位置，1. 主存 2. 外存 高速缓存,3.1.4 主存储器的技术指标，访问时间，(访问时间) 是指从存储器收到读(或写)申请命令，到从存储器读出(或写入。
3.)信息所需的时间。 它反映了存储器的速度，决定了等待读写操作的时间。 纳秒()级存取时间。()。,. 存储容量： 可容纳在存储器中的存储单元总数称为存储容量。通常用字节或单词表示。 如，等。 表示字节()，一个字节定义为二进制位。 ， ,存储周期,指连续启动两次读操作所需间隔的最小时间。 通常 ，该参数标记在内存芯片上。 例如，等，表示存储周期为或，值越小，内存芯片的存取速度越高，价格越贵。,存储器带宽 存储器在单位时间内获取的信息量通常是位/秒或字节/秒，/s来表示。,3.2 半导体存储原理及芯片，3.2.1 静态(metal oxide semiconductor金属氧化物半导体)存储位置和芯片、静态存储位置、六管静态存储单元(位置)、两个反相器交叉耦合形成双稳态触发器，可用于存储信息。 、分别作为负载管，相当于两个电阻。,、由列选线控制的两个管道控制位线与/相连。,()写入，(2)读出，行选线xi，列选线yj提高电平，使T5 、T6导通和V1 、V2导通。,()保持，行选线xi与列选线yj只要有一个是低电平，使位线和双稳。
4.态电路隔离，双稳态电路T1 、T2依靠触发器原理的交叉反馈保持原始状态不变。,2. 例如，2114是一种被广泛使用的小容量存储芯片SRAM芯片，容量1K四位，现举例说明。,()内部结构图，共根地址线。,图62 2114SRAM芯片内部结构框图，位平面 行列个单元 每个单元都有一个位置，即。,图63 K存储单元4存储位电路图，当片选择信号 =0且读写信号 =数据输入三态门0时打开， 将四位数据线信息写入翻译单元，称为写作操作。,当片选信号 =0且读写信号 =1点，数据输出三态门打开，翻译 单元的四位数据输入数据线，称为读取操作。,当片选信号 =1时，输入三态门与输出三态门都关闭，使芯片所有 单元与数据线隔离，即芯片不工作。存储空间扩展时，选片信号 要用到。,()芯片引脚，片选 ：低电平有效，低电平时选择本芯片。,写使能 ：平时写低电，平时读高电。,地址根：90，对应容量。,双向数据线位：DO4DO1、可直接连接到数据总线。,图64 2114芯片引脚，()静态读写操作顺序，读写周期:图65 读周期波形图2114，tRC：阅读周期时间，地址保持时间不变，是两次阅读的最小时间。
5.时间间隔。 tA：读取时间，从地址有效到输出稳定所需的时间，即可以使用其他设备 根据在线数据。 tCO：从片选信号 在外部数据线上稳定读取的数据是有效的。 tCX：片选有效到数据有效所需的时间。 tOTD：选片无效后，输出数据可以维持时间。 tOHA：地址变更后数据输出的维护时间。,写作周期：，图66 写周期波形图2114，tWC：写周期时间是两次写入操作之间的最小间隔。 tAW：在地址有效后，经过一段时间tAW，可以向芯片发送命令。 tW：写时间，片选和写命令同时是低时间。 tWR：为保证数据的可靠写入，至少应满足地址的有效时间： tWC=tAW tW tWR tDTW：从有效的信号到输出到三态时间。 tDW：数据有效时间。至少要保持输入数据的时间。 tDH：取消信号后，数据保持时间。,3.2.2 动态MOS存储位和芯片，动态MOS存储单管动态存储位，基本工作原理：用电容器是否存储电荷来表示存储或。,图67 ()单管动态存储位电路 写入，字选线加高电平，使门控导通； 如果要写，则添加位线，电容器通过对位线放电，呈低电平。 若要写，则位线为，电容充电。。
6、,() 读出，字选线加高电平，使门控管导通； 假如上面有电荷，通过放电，位线上有电流流过，说明读出的信息是。 如果没有电荷，位线上没有电流，说明读取信息是。, 注意：读出 “” 在信息之后，电容器上没有电荷，不能再维持，这种现象被称为破坏性读出,() 保持，字选线为，截止日期，电容器无放电电路，其电荷可暂存数毫秒，即保持数毫秒；无电荷则保持状态。, 注：保持信息时，电容器也要漏电，导致上无电荷，必须定期刷新。,灵敏恢复/读出放大器完成恢复和刷新操作。,图68 敏感恢复/读出放大器，2. DRAM结构,图6.9 DRAM结构原理图，3.3 对于主存储容量的扩展和位扩展，如果每个单元或每个单元的位数不够，采用位扩展法，以达到计算机所需的字长。,例用片位构成一个位置。,例用1K4的SRAM存储芯片结构1K8的存储器。,2. 字体扩展，如果每片的字数(单元数)不够，则需要用几片组成总容量较大的存储器，称为字体扩展。,例用1K8的SRAM存储芯片构成4K8存储器。,解：单片容量：1K8位需要10条地址线，2101K，,存储容量：4K8位，需4。
7.地址线2124K，12根。,3. 如果每片的位数和字数都不够，则需要同时采用位数扩展和字数扩展的方法。,例 半导体存储容量为2K8位，选用1k4位的2114静态RAM，2114芯片需要多少个？画结构图。,解:需要四片21144 芯片可以形成2K8 位。 2114: 1K4位， 210=1K, 10根地址线A9A0; 2k8位：211=2K, 11根地址线A10A0 由高位A10参与片选。,例用16M4位存储芯片组成64M8位存储空间系统。问(1)组成64M8位存储器需要多少个地址线？(2)已有16M四位芯片有多少条地址线？(3)共用多少片16M4位芯片可形成64M8位存储器？(4)画连线图。,解:(1)需要26条地址线。 (2)24条地址线 共用8片。 (4)连线图如下图所示。,例半导体存储容量为7K其中固化区48个k8位，可选用 EPROM芯片：2K8/片。随机读写区为3K8，可选SRAM芯片：2K4/片和1K4/片。地址总线为A15A双向数据总线为0D7D0， 控制读写。请设计并绘制存储逻辑图，并注明地址分配和片选逻辑。
8.类型和片选信号极性。,()地址分配和片选信号如下:3.4 高速缓冲存储器 Cache介于CPU主要目的是弥补主存速度的不足。Cache容量一般在几个KB到几百KB之间。,由于指令地址在编程过程中的分布基本上是连续的，大多数访问存储器集中在短时间内的局部区域，这被称为程序的局部性。,从主存复制到局部区域的内容Cache中，使CPU高速地从Cache中读程序和数据的速度比主存高5 硬件实现了10倍的过程。,放置主存内容Cache在哪里？怎么放？这些被称为地址图像法。,一、地址图像，主存与 Cache存储空间分为几个大小相同的块。,例:机主存量为1MB，Cache为4KB，按256字节大小划分为一块， 主存分为220/28 =212=4096元，即主存块地址长12位。 Cache 划分为212/28=24=16块，即Cache块地址长4位。, 各自分块,Cache不变，主存按 Cache容量分区。 220/212=28=256区, 每一区和Cache两者一一对应，即0元0元， 15块15块。,图617 地址。
9、变换方法 图616 Cache直接图像，优点:更容易实现，20个地址可以直接提取 Cache 的12位地址。,缺点：不够灵活，可能会使Cache 存储空间得不到 充分利用。因为每一块只能对应Cache 例如，主存第区的第一块和 同时复制第一块Cache 中，就不可 是的，即使是其他的Cache块空闲。,应用：用于Cache容量大的场合。,例设一个Cache有8个块，访问主存进行连续读取操作的块地址序列为110110、111010、1110110、1111010、111000、11000、11000、11000。每次访问主存后请求Cache块表的变换，设置初始情况Cache为空。,解:块地址中低三位Cache块号，高四为主存区号。,例子：有一个Cache的容量为8K字，每块32字，求 1. 该Cache可容纳多少块？ 2. 若主存容量为128K有多少多少块？ 3. 主存的地址有多少？Cache有多少地址？ 4. 存储器的地址分为哪些部分？每段有多少位？,解： 1. Cache的容量8K字，每块32字，Cache中有 23210/25=28=256块。 2. 主存中有27210/25=212=409。
会员将计算机原理第三章存储器tia****nde请在金锄头文库上搜索更多相关的计算机原理第三章存储器。