逻辑电路
§1 组合逻辑电路 所谓组合逻辑电路，是指电路在任何时候的输出，仅取决于输入信号，而与输入信号前电路的状态无关。从电路结构来看，组合逻辑电路仅由门电路组成，电路中没有记忆元件，输入输出之间没有反馈。 §1 组合逻辑电路 有三种常见的编码器： (1) 二进制编码器 这是一种输入信号的全编码器m=2n，输出信号的位数为n。例如，8线-3线编码器的输入信号数为8，输出信号的位数为3；16线-4 输入信号为16，输出信号为4。 §1 组合逻辑电路 §1 组合逻辑电路 (2) 二-十进制编码器 将十进制的十个数码0～9用四位二进制代码来表示的电路，称为二-十进制编码器。在这个电路中，m=10，n=4.显然属于部分编码。 二-十进制编码器可分为NBCD编码器、余3码编码器等。 §1 组合逻辑电路 (3) 优先编码器 上述一般编码器的输入信号相互排斥。优先编码器不同，允许同时输入几个信号，但只编码优先级最高的输入，忽略低级输入。如：8线-3线优先编码器f7优先级最高，f0 优先级最低。 这种编码器可作中断和中断向量发生器。 §1 组合逻辑电路 §1 组合逻辑电路 常见的译码器有： (1) 二进制码器 这是一种全译码器，如两位二进制代码，翻译四个信号，称为2-4翻译，三位二进制代码，翻译八个信号，称为3-8翻译；四位二进制代码，翻译16个信号，称为4-16翻译。当输入为一个组合时，只有一个对应的输出端是1(或0)，其余的输出端是0(或1)。 译码器中常设置“使能”控制端(E/E)，当该端无效时，禁止译码器的功能，所有输出无效。 §1 组合逻辑电路 74138有6个输入端，其中包括A、B、C为译码输入端，E3、E2、E1为使能端，为了使该片能正常工作，其值依次是1、0、0。 §1 组合逻辑电路 (2) 二-十进制译码器 将二－十进制代码译成对应的十进制数码0～9，称为二-十进制译码器，其n=4，m=因此，属于部分译码。 §1 组合逻辑电路 (3) 显示译码器 七段数字显示器的每一段都是发光二极管，排成日字形。 共阴极或共阳极可连接七段发光二极管。共阴极连接是将所有发光二极管的阴极连接在一起，并连接低电平。当发光管的阳极连接到高电平时，相应的部分会发光；共阳极的连接规则恰恰相反。 §1 组合逻辑电路 §1 组合逻辑电路 四位数字比较器输出X＞Y条件是：二进制数的最高水平x3＞y3；或者最高水平等于次高位x2＞y2；或者最高位和次高位等于次低位x1＞y1；或者高三等于最低水平x0＞y0；或者级联输入信号由四位均等和较低的比较器发送X＞Y为“1”。 当两个待比较的位数超过四位时，往往需要使用多个比较器级联。使用级联时，最低级联输入端X＜Y，X＝Y，X＞Y依次接0、1、0。 §1 组合逻辑电路 §1 组合逻辑电路 2.数据分配器 数据分配器又称多路分配器，简称DMUX，它有一个输入，多个输出。其功能与MUX相反，将输入端信号发送到多个输出端中的一个。 §1 组合逻辑电路 §2 时序逻辑电路 2.移位寄存器 除寄存信息外，还具有移位功能，在移位脉冲的作用下，寄存器中的代码可以依次向右或向左移动。 串行输入-串行输出 §2 时序逻辑电路 串行输入-并行输出(串并转换) 数据装配 §3 总线电路 2.双向总线 总线上的信息可以向数据总线等两个方向传输。 §4 可编程逻辑器件PLD 4.1 可编程器件 1.用户定制电路 当代集成电路可分为标准集成电路和用户定制电路两类。 标准集成电路是指半导体制造商设计制造的集成电路，供用户随意购买。 将系统集成在一起VLSI该芯片将不再具有通用性，而是成为一种特殊的集成电路(ASIC)。也就是说，用户可以向制造商定制某种电路，称为用户定制电路。 §4 可编程逻辑器件PLD ASIC包括全定制电路和半定制电路。全定制电路是指制造商根据用户提出的具体要求直接设计和生产的设备。半定制电路是指制造商生产的标准半成品，然后根据用户要求