一、Inv原理图
根据原理图和layout 
二、LSW版图层次
drw代表可以画，label. 选择某些层是非常重要的。介绍常用层数和功能。 AA：有源层。 NW:nwell n阱 dnw:在p sub上制作一个dnw，单独的衬底隔离，主要用于衬低隔离。 GT:栅极。 SN：层，N型注入。 SP:p型注入。 M1:金属-M八层。目前的工艺是六层。 一层多晶硅，六层金属互连层。 过孔：V1.金属一层到二层的过孔。 V2:5到6层的过孔。 下面：标识层。PSUB。文字CTXT。一些电阻标识层。 TM2: TM层，是顶层厚金属。
三、调用
首先选中schematic内部设备，然后生成设备地图。 Shift F 显示所有层次。 Ctrl A 显示器件。
四、器件
1、NMOS晶体管
3、打散层次
由于是NMOS管是Pcells，必须选中Pcells 然后打散。(选择后打散，打散后选择Q，可查看属性。
AA 有源层。M1.金属层。 CT是金属过孔。NMOS晶体管的基本组成。
4、NV只显示一层
隐藏其他层次。NV-LSW.
2、PMOS管
多一个NW层次。
五、格点分辨率
OPtion-DISplay， X snap Spacing =0.05um.
六、版图连线关系
网格连接，源漏连接晶体管。
延长连线
快捷键P；显示连接起始段： 选择层次：M一楼。回车键将延长画完。
连线宽度
选择连线按Q，宽度0.16um。
对齐和修改
M，移动M1到格栅中间。注：由于格栅格点设置间宽不正确，对齐会出现一些误差。修改到0.005um。（原为0.05um，修改为最小格点。 漏端连接在一起。 每个接地和电源源漏。
七、过孔
CREAT CONTACT。
过孔种类
M2到M2，M3-M2,M1到GT， 尺寸：以及行数和列数。
由于过长，Colums修改由3改为2，防止金属线接触M1.
八、最小线宽要求DRC
参考：7.1 布局几何设计规则 注：各类要求。
R，表示画矩形的快捷键。 F右键用鼠标来帮助窗口的大小。 Shift Z 逐步缩小版图快捷键。 C 拷贝过孔。 M 移动过孔。R，画栅级。
2金属2 层。
注：网格连接的难点
1、M1的M1-GT，以及GT层。 2、M2-M1,用M2连接。 #pic_center) 短距离用M2 ，近距离用M1。 连接金属2至金属1。GT用GT-M1相连,M1和M2通过M2-M1通孔连接，但没有M1层。？DRC检查。
9.衬底接触环
nmos管
M1-SUB。SUB阱。
AA层。Psub环路。有源区。
Pmos管
N1-NWLL N环画有源层的陷阱保护。 SNN型注入层。
NW层。
10、AA层
有交叉则用M2
有源层。
快捷键
R，表示画矩形的快捷键。 F右键和鼠标放大助力窗的大小。
首先选中schematic内部设备，然后生成设备地图。 Shift F 显示所有层次。 Ctrl A 显示器件。 Q可替换金属层次，修改线宽。 隐藏其他层次。NV-LSW K 快捷键尺。. Shift K 所有标志不显示。 S 选中，延长连线。 Cret_LABE;