一、简介
在高速信号设计中，如果信号完整性问题没有得到合理处理，可能会导致严重的反射、过度冲击、串扰、延迟、辐射等问题，破坏系统顺序，导致系统。
1.1 反射 大多数信号完整性问题的根源在于单个信号网络。对于单个网络，大多数问题的根源在于信号传输路径上的阻抗不连续。对于信号完整性问题，应优先考虑单个网络的阻抗和反射后进一步考虑多个网络之间的串扰。如果单个网络反射多次，反射严重，信号质量受到严重破坏，信号可能无法正确识别，甚至会串扰邻近网络，影响邻近网络的信号质量。 考虑一些减少反射问题的措施： 1.尽可能短的布线可以减少多次反射。 2.合理端接。 3、保证信号回流路径完整。 4.平滑布线，减少阻抗不连续性。
1.2 串扰 当高速信号沿导线传输时，电磁波耦合到周围导线上。当耦合达到一定强度时，周围导线产生其他信号，即串扰。严重的串扰会导致信号误判，二进制1变为0，可能导致系统工作不稳定。与串扰相关的参数是信号线之间的耦合系数。对于两条平行线，耦合系数越近，信号上升/下降时间越小，耦合系数越大。由于PCB尺寸有限，DDR电路Layout串扰问题经常出现在设计中，需要考虑一些措施来尽量减少串扰： 1.改善单网络的阻抗连续性，减少外部能量辐射。 2.减少平行布线。 3.增加线距至少3W一般情况下，原则DDR线路宽度小，特别是两层板PCB，DDR走线特性阻抗远大于50欧姆，3W要求不够，需要增加线距，或将地线插入线间隔离。 4.增加信号上升/下降的时间。
1.3同步开关噪声SSN SSN（Simultaneously Switching Noise），即同步开关噪声与电源完整性密切相关。大量逻辑IO同时，开关所需的瞬时电流会在电源和地平面上引起电压波动，即同步开关噪声SSN，或称为电源/地弹噪声。常见现象是电源电压突然下降或接地电压突然上升，影响阈值判断，导致时间问题。
二、前仿真 前仿真指的是PCB Layout前模拟PCB设计的准确性，减少修订次数，缩短产品研发周期，需要前模拟高速信号，确定布线规则，指导CAD工程师进行PCB设计。以DDR以电路布局布线为例，可以通过前仿真制作DDR线长、线宽、线距等参数的约束。
2.1仿真模型 常见的芯片IO模型有IBIS模型和SPICE模型两种。SPICE模型基于晶体管和二极管的特性参数建模，模拟精度高，模拟耗时大，SPICE该模型通常很难详细描述电路的内部结构和参数。IBIS(Input/Output Buffer Information Specification)基于输入输出缓冲器模型的模型V/I曲线主要包括源输出阻抗、上升/下降时间、输入负载等参数，可提供驱动器和接收器的行为描述，芯片内部信息不会泄露。目前，我们从供应商那里获得的芯片IO模型基本都是IBIS模型。IBIS模型文件类型为.ibs格式。主芯片的IBIS一般找供应商提供。DDR的IBIS模型，大厂一般在官网提供，比如Hynix、Zentel、Winbond的DDR IBIS所有模型都可以在其官网下载，如果官网下载不到，可以找供应商提供。
2.2 仿真软件 常用的前仿真软件有Cadence和HyperLynx，通过导入芯片模拟模型进行模拟，分析匹配电阻的电阻值和位置、线长线宽线距、频率等参数，制定约束条件。
三、后仿真
布局布线后的模拟分析可以验证前模拟获得的约束条件的正确性。添加实际布局布线参数进行模拟，模拟结果更接近实际结果，尽可能发现前模拟中忽略的信号完整性问题，如串扰、地弹等。从后模拟发现问题，从而对PCB进行有针对性的修改，然后重新模拟验证，模拟验证通过才能确定最终的PCB设计。
3.1 仿真软件
Cadence、HyperLynx这两个软件也可以实现后仿真。这里介绍另一个模拟软件，是ANSYS（Ansoft与ANSYS已合并）的SIwave及Designer/Nexxim。
SIwave可用于分析电源完整性的电磁分析软件（PI）、信号完整性（SI）、EMI等等，各种支持PCB Layout格式导入，实现频域分析、时域分析、平面谐振分析EMI可以作为分析PCB设计指导及验证的一个有力的工具。使用SIwave分析DDR获得信号完整性PCB上DDR数据布线的S参数与芯片结合IBIS模型放在Designer时域仿真在软件中进行。
Designer它是一种电路和系统分析软件，可以集成各种电磁仿真模型Designer联合仿真。DDR信号完整性时，Designer可动态连接SIwave，将SIwave获得的S参数作为电路中的模型进行时域模拟。