《计算机组成原理课程设计实验报告》由会员共享，可在线阅读。请在人文库网上搜索更多关于计算机组成原理课程设计实验报告（18页收藏版）的信息。
1.计算机组成原理课程设计实验报告(1-3)姓名:吴玉鹏学号:9班:09软件6班计算机组成原理课程设计实验1-使用ispEXPERT SYSTEM四位全加器(一)软件设计实验环境：windows 98上的ispEXPERTSYSTEM(二)实验目的：熟悉ispEXPERTSYSTEM初步使用(3)实验要求:一位二进制全加器采用门电路设计。二个加数为a,b,地位进位ci，向高位进位co.然后用层次设计思想设计四位全加器。二个加数为a,b,地位进位ci，向高位进位co.进而使用层次化设计思想设计一个四位全加器。(四)实验步骤：4.1创建新项目4.1.1启动ISPEXPERTSYSTEM。在windows下，选Lattice Semiconductor 项的ispEXPERTS。
2、YSTEM Project Navigator.4.1.2.建立新项目：选 择 菜 单 File选 择New Project键 入 项 目 名D:EXP1wuyupeng.syn 4.1.3 项目名称：使用 鼠 标 双 击Untitled。在 Title 文 本 框 中 输 入“EXP1 Project”, 并 选 OK。 4.2 选择器件： 双 击 ispLSIispLSI5384V-125LB388,你 会 看 到 Choose Device 对 话 框 ( 如 下 图 所 示) 在 Choose Device 窗 口 中 选 择 ispLSI1000 项 按 动 器 件 目 录 中 的 滚。
3、 动 条， 直 到 找 到 并 选 中 器 件 ispLSI 1032E-70LJ84 揿 OK 按 钮， 选 择 这 个 器 件 (设置各种参数)4.3设计输入：首先设计一个全加器，然后设计一个四位全加器本地设备.3.一位全加器设计：4.3.1.1 命名原理图：选择Source下的NEW选项选中Schematic(确认按OK)输入文件名ADD.SCH进入原理图编辑窗口。4.3.1.2 在图纸上添加设备：根据逻辑电路知识：s=abci; co=a*b (a)*ci;下一步是根据逻辑原理选择相信的设备来完成逻辑电路的设计，具体方法是：选择Add菜单下的Sy。
4、mbol)然后在各种库中选择所需的设备4.3.1.3 添加连接：选择Add菜单下的wire项目，进入画线状态，单击左键定义连接左端，将光标移动到线的另一端，单击左键定义线。然后依次完成所有连接。4.3.1.4 添加其他设备：选择IOPAD.LIB，然后选择库中的G-INPUT(输入缓冲器)a,b,ci同样，选择连线G-OUTPUT(输出缓冲器)，相应添加。4.3.1.5 命名信号：Add菜单下的Net Name命令出现在窗口下方：Net Name -Enter =,在此输入a，按回车将十字光标的中心点移至信号线的连线头上，单击鼠标用同样的方法为其余。
5.在连线上添加信号名称b,ci,s,co.。4.3.1.6 添加I/O Makers:选择Add菜单下的I/O Makers选择弹出对话框中的项目input然后将鼠标的光标移动到输入信号a连接的末端，单击左键，将出现I/O Makers框架采用相同的额度方法b,ci加上I/O Makers框在回到I/O Makers项，选择output，为s,co单独添加输入I/O Makers。4.3.1.7 引脚锁定(这一步在本设计过程中没有使用，但将在以后的设计过程中使用):选择Add菜单下的Symbol Attribute项，这是会出现的Symbol Attribute Editor 单击对话框需要。
6.定义属性的输出I/O PAD(如图)选择SynarioPin文本框中的属性和属性*如11(具体可根据实验书73页10322)更换为随需管脚(E系统输入/输出引脚索引来确定管脚号)用鼠标在图纸的任意位置单击一下，I/OPAD小方框的*它被11所取代，单击其他需要锁定引脚的需要I/OPAD，重复上述步骤，完成所有锁定工作的选择File菜单下的Save选项存盘。4.3.1.8 元件符号的生成：在 原 理 图 编 辑 器 中， 选 择 File 菜 单从下拉菜单中选择Matching Symbol 命 关闭原理图。4.3.1.8 生成元件符号：在 原 理 图 编 辑 器 中， 选 择 File 菜 单从下拉菜单中选择Matching Symbol 命 关闭原理图。到目前为止， 这张原理图的宏文件已经建立并添加到元件库(如图所示)，下一个。
可使用7次local器件了。4.3.2 设计四位全加器(利用层次原理):选择Add菜单下的Symbol选择local，在设计图纸中添加四个此类设备。此时，上一步设计的全加器被用来添加连接添加器，以命名信号I/O Makers引脚锁定(设计图如下)4.4 文件编译：在完成后的项目管理器窗口中选择ADD，FOURADD右窗双击三个原理图源文件。compile Schematic完成原理图编译4.5 适配、下载、实验测试：点击项目管理器窗口左侧窗口ispLS11032E-70LJ84，双击右窗。Fit Design开始适配。然后设置完成的逻辑。
8、计燃烧到特定设备，将电路下载到试验台，然后在试验台上输入数据，在本实验中，即在定义的开关上输入相应的数据，然后查看LED检测试验结果是否正确的状态。(5)实验结果:从k0k9输入数据，注意k0=0,如输入k1=1,k3=0,k5=0,k7=0;k2=0,k4=0,k6=1,k8=然后我们就可以了LED0-LED4观察实验结果LED0亮,LED1暗,LED2亮,LED3暗,LED4暗(LED计算机组成原理实验2-采用层次化设计方法设计同步计数器(1) 实验要求：设计三位二进制同步计数器和3-8译码器，当计数器连续脉冲时，输出为3-8译。
9.码器译码后，依次显示在实验板的8个指示灯上，要求采用层次化设计方法进行设计。(二)实验目的:掌握层次化设计方法。（3）实验步骤：如上一个实验：新项目选择设备设计原理图编译原理图文件适合下载测试。设计原理图分为两个步骤：底层电路设计：三位二进制同步计数器和3-8翻译器设计。根据数字逻辑电路知识，D触发器实现的三位二进制同步计数器的驱动方程为：D2=Q2(Q1*Q0),D1=Q1Q0,D0=(非)QO；这样，根据原理，三位二进制同步计数器的原理图如下：然后生成本地元件：底层电路2：3-8翻译设计：采用门实现的3。
10.-8译码器原理方程如下:Z7=a2*a1*/a0; Z6=a2*/a1*a0;Z5=a2*/a1*/a0;Z4=/a2*a1*a0;Z3=/a2*a1*/a0;Z2=/a2*a1*/a0; Z1=/a2*/a1*a0; Z0=/a2*/a1*/a0(/表示非门)其原理图如下:生成本地元件:建立顶层原理图:调用本地元件TEST和TIPLAYER底层电路设计完成:(4)实验结果:将电路下载到实验台后即可看到LED实验3-多路开关设计(1)依次点亮计算机组成原理 设计目的：熟悉多路开关的逻辑设计，应用和功能测试(2) 实验内容：1.数据选择器；2.逻辑操作器；3.移位器(3) 实验要。
11、求：1 数据选择器的要求：AE高电平时，LED7-4的状态=K15-12的状态；BE高电平时，LED7-4的状态=K11-8的状态；CE高电平时，LED7-4的状态=K7-4状态；数据选择器的输出定义LED7-4显示选择器的状态。A操作数定义在K15-12，B操作数定义在K11-6 ，C操作数定义在K7-4。A E定义在K0，BE定义在K1，C E定义在K2。控制电位高电平有效，状态互斥。2 实现两个四位数的逻辑操作：A开关操作数K15-12设定,B开关操作数K11-8设置逻辑操作结果由发光二极管设置LED7-4来显示。A*B E高电平时，A,B实现两个操作数的逻辑。
12、乘；A B E高电平时，A,B两个操作数实现逻辑或； A B E高电平时，A,BB半加两个操作数；(非)A E高电平时，A操作数取反；A E高电平时，A直接传输操作数；A E定义在K0；(非)A定义在K1；A B定义在K2 ；A B定义在K3；A*B定义在K4。3 移位器要求：四位信息的一位操作：LM(左移)高电平时，K11-8左移一位，高位移出，地位补零RLM(右移)高电平时，K11-8右移一位，低位移出，高位补零；DM高电平时，LED11-8的状态=K11-8状态(直接传输)。移位器的输出定义是LED11-8显示移位器的输出状态。(四) 实验步骤：1.数据选择器：包括。
13、一个底层电路(对应器)和顶层电路(用到了3-8译码器)(左边是对应器原理图，右边是其做成的本地逻辑元件)下面是其顶层电路原理图：其中用到了前面实验设计过的3-8译码器以保证状态不互斥2逻辑运算器：底层电路(一位的运算器)和顶层电路(还是用到了译码器以保证不互斥)上面一张图是其底层电路，用来实现一个逻辑操作，以下是它的顶层电路，左边有一个译码器和一个不同或不同的门来长生一个有效的控制信号，并确保它的状态相互排斥。3移位器：底层电路和顶层电路包括三个电路：move，rightmove，leftmove(即直接传输、右移、左移)，顶层电路主要用于长生控制信号:以下三个电路为底层电路:图2.右移图三.以下原理图直接传输为底层电路:(5) 实验结果：1 数据选择器：2 逻辑运算器：3 移位器。