需要注意的是，在import注意电阻CDL网表中对电阻的描述是R还是R？X，如果是R，那么spiceIn默认情况下，该装置是二端的电阻装置，并将第三个单词视为subtype去工艺库找名字cell肯定找不到。例如，三端的电阻器件会使用bulk以连接线名为例cellname。
正确的做法应该是device to map选择phyres，CDL中电阻instance name必须是X开头，同时CDL中添加.SUBCKT res_cellname PLUS MINUS BULK .ENDS这种黑盒描述直接将电阻视为一个subckt。